Cap de desacoplamiento: ¿Más cerca del chip pero con o más lejos sin vía?

10

Esta puede ser "otra pregunta" más sobre el desacoplamiento, pero la pregunta es bastante precisa y no puedo encontrar una respuesta.

Tengo un QFN de 40 pines donde necesito desplegar señales y luego colocar decenas de tapas de desacoplamiento. Para empeorar las cosas, el IC se asienta en un zócalo que ocupa 8 veces el área del QFN (5 mm x 5 mm). (El zócalo ocupa una gran área, pero no agrega parásitos significativos; tiene una clasificación de hasta 75 GHz). En la misma capa no puedo colocar componentes dentro de un radio de ~ 7 mm. La parte trasera también está restringida debido a los orificios de montaje del zócalo, pero al menos puedo usar bienes raíces parciales en la parte posterior. Pero necesitaría bajar por eso. Sin embargo, podría colocar el 50% de los condensadores en la paleta de tierra térmica que también creé debajo del chip en la parte posterior.

Ahora he leído varias veces que no debería haber una vía entre la tapa de acoplamiento y el pasador. Pero, ¿qué es peor? ¿Vía o cable más largo?

En términos de inductancia, una traza de 7 mm estaría alrededor de 5-7nH ( enlace ) . Un agujero de 22mil de diámetro / 10mil está muy por debajo de 1nH ( enlace ).

    
pregunta divB

2 respuestas

6

No te estreses demasiado, se trata de minimizar esa inductancia. Eso no siempre se traduce en distancia. Si fuera usted, tomaría medidas para minimizar todas las contribuciones a la inductancia total de la trayectoria entre el pin y la tapa. No mencionas a qué velocidades se está ejecutando tu chip, pero sí dices que está en un QFN. Solo lo digo porque a veces nos obsesionamos con agregar desacoplamiento cuando el paquete en sí es una limitación.

¿Qué tan loco quieres llegar? Permite minimizar cada sección. Comenzando con las tapas, puede elegir un paquete de menor inductancia, por ejemplo, un 306 (603 girados hacia los lados), 201 si puede obtener sus valores, mayúsculas MLCC, o hay una variante X2Y hecha para desacoplamiento y RF-land.

A continuación, la estrategia de montaje, si una vía es buena, ¿por qué no dos? Más vías paralelas deben ser una impedancia más baja. Si haces capítulos de estilo 0306 o 201, asegúrate de hacer el truco de lado a lado, nuevamente intentando minimizar el área de bucle.

Ok, ahora les digo que los pongan en la parte superior. Haga parte de su capa superior una inundación de cobre para el lado de poder. Luego, en la siguiente capa, 5 mil o menos debajo de la parte superior, haga que la GND. Use múltiples gnd vias en los pines del zócalo. Esto le dará una buena ruta de baja impedancia desde las tapas anteriores a esos pines. Hice un análisis una vez en la sección HS de un FPGA. Una bonita estructura de plano apretado y tapas, como describí, condensadores con un rendimiento superior directamente debajo de las partes utilizando varias vías.

Finalmente, si quieres sentirte mejor al respecto, podrías hacer una simulación o un análisis. Hay muchos temas escritos sobre el diseño de PDN por ahí. Si no tiene un simulador, eche un vistazo al de Altera Herramienta de Excel PDN . La guía de diseño tiene información muy buena en ella.

He usado esos enchufes antes de que estén bien, y también me he enfatizado sobre dónde colocar gorras.

    
respondido por el Some Hardware Guy
3

Yo diría que la solución vía es la mejor. Sin embargo, dado que está utilizando un zócalo, espero que el zócalo dicte (deteriore) el rendimiento general (inductancia a un condensador de desacoplamiento) que al final probablemente no importa lo que haga. La vía o la larga traza.

Pero si la solución vía es aceptable (también con respecto a problemas térmicos), entonces elegiría eso.

Si el espacio está disponible, también puede colocar las almohadillas en ambos y luego decidir o medir qué solución es mejor.

    
respondido por el Bimpelrekkie

Lea otras preguntas en las etiquetas