Condición para resistencia negativa a Thevenin

Supongamos que la expresión "impedancia de Thevenin" significa la impedancia vista en un par de terminales, idealmente midiéndola aplicando un voltaje y detectando la corriente. Por lo tanto, es la impedancia equivalente (o resistencia, para simplificar) vista en los terminales accesibles.

Parte 1: algunas consideraciones sobre criterios suficientes e historial de NIC (Convertidor de Impedancia Negativa) Parte 2: ejemplo

Parte 1

Un NIC ideal es un puerto activo de dos puertos que da una impedancia de entrada negativa Zin = -k * ZL, donde ZL es una carga que termina en el otro puerto. En el siguiente ejemplo, R3 es esa carga, mientras que el esquema habitual (por ejemplo, para diseñar filtros activos basados en etapas NIC en cascada) identifica "Nodo C" como salida.

Si se expresa en parámetros híbridos,

Zin = h11 - h12 * h21 / (h22 + 1 / ZL)

que da dos condiciones necesarias: h11 = h22 = 0 y h12 * h21 = k.

La compensación también es posible para que las NIC no ideales se conviertan en NIC ideales, por lo que las condiciones se relajan para una NIC no ideal, siempre que se agregue la compensación. Los elementos de compensación son pasivos: simplemente hablando, compensan que h11 o h22 no sean cero, o ambos.

El NIC necesita un elemento activo, que en principio puede ser uno entre giradores, inversores de impedancia negativa o fuentes controladas. OpAmp o los transistores que implementan fuentes controladas son la solución más común y moderna (por ejemplo, los osciladores de resistencia negativa).

La estabilidad es un problema conocido de NIC, especialmente cuando los parásitos juegan un papel, por ejemplo. a muy alta frecuencia. Consulte RADIOENGINEERING, Segovia-Vargas et al. para ver un artículo reciente sobre la estabilidad de las NIC para microondas.

Parte2

Un ejemplo de fenómeno de resistencia negativa es el Convertidor de resistencia negativa, que se puede construir alrededor de un OpAmp aprovechando dos hechos: el uso del terminal de entrada positivo para cierta realimentación y la salida OA que impulsa el circuito para que la diferencia de voltaje entre sus los terminales de entrada son tan pequeños que son 0.

^{simular este circuito : esquema creado usando CircuitLab}

Supuesto1: las corrientes de entrada opAmp son despreciables (I + = I- = 0) Supuesto 2: la diferencia de voltaje entre los terminales de entrada OA es cero, es decir, V + = V-

Aplicando el voltaje de entrada V_in veremos el flujo actual de I_1 a través de R1, dado por:

I_1 = (V_in - V_B) / R1 (1)

V_B es el voltaje de salida del OpAmp que se adaptará a

I_2 está dado por:

I_2 = (V_C - V_B) / R2 (2)

y I_3 viene dado por:

I_3 = V_C / R3 (3)

El objetivo es determinar la entrada actual I_in = I_1 resolviendo las ecuaciones anteriores. Usando assumption1 decimos que I_3 = I_2; usando assumption2 decimos que V_C = V_in.

Podemos poner (3) en (2):

I_2 = (R3 * I_2 - V_B) / R2 (4)

V_B para reemplazarlo en la ec. (1); por lo tanto:

V_B = (R3-R2) * I_2 (5)

Pero, también V_B se puede determinar a partir de eq. (2) y (3) invocando ambos supuestos en OA:

I_2 = I_3 = > (V_in - V_B) / R2 = V_in / R3 (6)

V_B = (R2 / R3-1) * V_in (7)

Eq (7) en eq. (1) da:

I_1 = (V_in - (R2 / R3-1) * V_in) (8)

V_in = -R3 / R2 * I_in (9)

que, por definición, muestra un valor de resistencia negativo cuando la resistencia de entrada equivalente se "mide" como R_in = V_in / I_in.

Por supuesto, se debe verificar que el OA esté funcionando en la región lineal (V_B no está excediendo su capacidad, es decir, voltaje de suministro menos un margen), y que las dos suposiciones son válidas: el supuesto 1 se mantiene si no queremos para ver la resistencia negativa para corrientes I_in muy pequeñas (digamos que un JFET OpAmp es satisfactorio hasta nA); assumption2 depende de la ganancia de bucle abierto del OpAmp, por lo que a alta frecuencia algunas desviaciones son inevitables (un OpAmp bueno para JFET puede tener cien MHz de GBW, como AD8039 o AD8065).