Como lo entiendo, y corríjame si me equivoco, uno de los principales inconvenientes de usar un flip flop S / R es que puede encontrarse en un estado ilegal con S & R tanto con un valor lógico de 1. El flip-flop J / K soluciona esto al hacer que un circuito de reloj evite el estado prohibido.
Teniendo esto en cuenta, ¿existen usos para los flip flops S / R en diseño digital, o se han abandonado todos a favor de los flip flops J / K y D?
Los flip-flops SR siguen siendo útiles en la construcción de circuitos lógicos secuenciales asíncronos. Los flip-flops de reloj normal internamente son de ese tipo. Los circuitos secuenciales complejos son, al menos en papel, posibles para construir utilizando flip-flops SR, pero los diseñadores generalmente usan flip-flops sincronizados para mantener la puerta y los retrasos de transmisión fuera del papel principal. La lógica secuencial compleja simplemente es mucho más fácil de diseñar y probar si todos los cambios de estado se producen según lo cronometrado.
Lea otras preguntas en las etiquetas digital-logic flipflop