nrf52 y Preguntas sobre el diseño de la antena del chip

2

Estoy diseñando un PCB apilado de cuatro capas que tiene nrf52832 SoC con chip antena (2450AT18B100 Johanson Technology). Es una placa BLE (2.45 GHz). Esta es la primera vez que diseño una PCB con una antena. Estoy usando el software kicad EDA. El stackup de mi diseño es:

  1. Señales y trazas RF con relleno de cobre molido (color verde en la imagen a continuación)
  2. Plano de tierra
  3. Plano 3.3V
  4. Plano inferior (básicamente plano de suelo sólido) (color rojo en la imagen a continuación)

Voy a agregar muchas vías (a 1/12 de la frecuencia de RF que será de 2.45 GHz). La parte antenna aún no se ha completado porque todavía tengo que recibir algunas especificaciones de mi casa de fabricación de PCB. Cambiaré el ancho y la forma de antenna feed teniendo en cuenta la distancia entre el plano de señal y el plano de tierra. Tengo una pregunta con respecto al cálculo del ancho de la línea de alimentación de la antena. Como tengo cuatro capas, ¿puedo usar la fórmula de la guía de onda coplanar con el plano de fondo? ¿El plano de potencia y la capa inferior no afectarán la impedancia de la guía de onda coplanar? ¿Debo tener en cuenta la presencia de power layer y bottom layer (actually solid ground plane) ?

NOTA: El otro sensor en la parte izquierda de mi diseño es un CCD (TCD1304) que es básicamente un sensor de imagen lineal.

Lo que quiero de la comunidad es una sugerencia en la PCB y revisar mi diseño para RF. Dado que, esta es la primera vez que he diseñado una placa de este tipo, no quiero diseñar una PCB que no funcione o funcione con un alcance muy corto. Las imágenes de mi PCB se muestran a continuación:

Imagen 1:

Imagen2:

Picture3:

Despuésderevisarla hoja de datos de mi antena de chip y sugerencias de Johanson Technology, puedo ver que han sugerido un gran plano de tierra para el que no tengo espacio. Puedes ver las imágenes de mi diseño anterior ya que he marcado el área para la antena (7 mm x 23 mm).

La siguiente imagen está tomada de la sugerencia de diseño de Johanson Technology:

EDITAR:Obtuvelaespecificacióndemicasadefabricación(verlaimagenacontinuación:)

Heactualizadomidiseñodespuésdecalcularelanchoparalalíneadealimentacióndeantenade50ohmios(queesde21mils).Lasfotosdediseñoactualizadoson:

    
pregunta abhiarora

1 respuesta

1

De la hoja de datos de la antena del chip:

enlace

Parece que conectas una línea de transmisión de 50 ohmios al chip, luego anulas la tierra de cobre y los planos de energía debajo del chip según sus instrucciones. Esto no es un mal diseño, y el uso de la antena chip le impide tener que hacer una antena más precisa en el tablero. Estos suelen ser una mala idea, ya que las restricciones para su placa se vuelven más difíciles y probablemente se requieran algunas iteraciones de diseño para corregir, además de los costosos equipos de prueba para caracterizar. Así que estás en un buen camino.

Lo que hay que recordar al diseñar una impedancia controlada es obtener las especificaciones sobre el ancho del trazado y la acumulación de capas del proveedor de la placa que va a usar. Le ayudarán a definir esas cosas en su diagrama de acumulación de capas, y también los anchos de rastreo para diferentes impedancias controladas. No confíe en su propio software; Siempre ve con el fabricante del tablero.

En mi experiencia, cuanto más corto pueda mantener sus líneas de transmisión, mejor. En su imagen de arriba, ¿por qué no disminuir la distancia de C23 a L1? Minimiza esto; intente tener un lanzamiento tan corto como sea posible en su antena chip. Mantenga los componentes de red correspondientes: parece que tuvo un mejor rendimiento en la hoja de datos.

    
respondido por el Mike Barber

Lea otras preguntas en las etiquetas