¿cuál es el propósito del circuito RL paralelo en el recisor de red?

2

simular este circuito : esquema creado usando CircuitLab

Hola, estaba leyendo una hoja de datos para DC1744A que es una placa de demostración de LT3799 y este es el circuito de rectificación de la placa en su hoja de datos.

No estoy seguro del propósito del circuito paralelo RL antes del puente rectificador y también por qué usaron el inductor de estrangulación (L3) después del rectificador, no antes. (si es solo un inductor de estrangulamiento, por supuesto)

El circuito impulsa un transformador con un interruptor FET de alta frecuencia.

¿Podría alguien ayudarme por favor?

    
pregunta Moon

4 respuestas

0

Ya sea que la FCC o algún comité regulatorio requiera que cualquier EMI generada por una fuente de alimentación de conmutación se filtre para que no vuelva a alimentar las líneas de alimentación de CA. De ahí la razón por la que L1 y L2 tienen una inductancia sustancial. 3.3 mH es una gran cantidad de inductancia, un filtro de pared de ladrillo para bloquear el ruido de alta frecuencia.

Las resistencias paralelas ayudan a prevenir los núcleos L1 y L2 de la saturación de DC y LF, en las que se comportarían como un cortocircuito. Recuerde que también tienen que manejar la corriente de 50/60 HZ que pasa a través de ellos para alimentar la fuente de alimentación. A un inductor de 3.3 mH, 50/60 HZ pasa a través de ellos casi tan fácil como la corriente continua.

En cuanto a L3, ofrece la primera barrera al ruido de conmutación extremo producido por una fuente de tipo SMPS. Estoy acostumbrado a ver inductores de modo común en esta ubicación, pero un filtro de un solo extremo es lo suficientemente bueno, ya que L1 y L2 filtran cualquier ruido restante.

No se muestran en la imagen los condensadores de gran valor del interruptor y el transformador MOSFET.

NOTA: Debo señalar que este diseño es un diseño atípico de SMPS. Ningún filtro de modo común y grandes inductores de 3.3 mH con condensadores de valor bastante pequeño sugieren que el diseñador estaba simplemente juntando partes, o que tenía ALGUNO ruido EXTERNO con el que lidiar. NO recomiendo este diseño para suministros SMPS.

    
respondido por el Sparky256
1

Creo que estos dos filtros estaban destinados a suavizar los rápidos tiempos de aumento presentes en el voltaje de la fuente de CA, probablemente para evitar perturbar las SMPS en cada semiciclo. Por lo tanto, los dos filtros de 2 polos de AC in a DC out.

El LT3799 es un controlador SMPS de retorno, pero está diseñado específicamente para controlar los LED. Una de sus características es la capacidad de ser alimentado desde una fuente de voltaje de fase controlada (regulador triac). La placa DC1744A fue diseñada para demostrar esto entre otras características. La activación del triac a 90 y 270 grados (en el peor de los casos) somete la entrada a un paso de alrededor de 165V. Es este paso que creo que los filtros están tratando de domar (mi opinión ... ¡no diseñé el tablero de demostración!).

Los dos resistores de 10k y 750 ohmios que creo son como lo señaló Tony Stewart: bajan la Q para que el paso de entrada no cause un timbre grave.

Otra característica de este IC es la corrección activa del factor de potencia. Por esta razón, no creo que los componentes R-L-C en discusión estén destinados a corregir el factor de potencia.

    
respondido por el AlmostDone
0

NO veo esto como un buen diseño, con lo que se muestra hasta ahora.

Editar

A pesar de otras respuestas y comentarios, < simulación apoya mi intuición de diseño. El 780R + 58nF fue una banda para reparar la resonancia con un amortiguador en Q, R7 / R8 todavía no hace nada, un filtro Pi es mucho mejor y esta tarjeta nunca recibió la aprobación de la FCC.

Según mi opinión, puedes elegir tus propias opciones de diseño.

Es adecuado para fines de demostración, pero tanto el filtro DM como el CM Pi son mejores en la parte delantera.

R7, R8 no hacen nada, excepto cuando no hay carga con una reducción de picos resonantes. El 3.3mH es < 1 Ohm, así que 10K no hace nada sustancial.

R8 + L2 no hace nada, excepto que duplica la impaciencia de L1 y aumenta el conteo de componentes.

C1 debe elegirse para una tasa de conmutador de > 50kHz; de lo contrario, el rendimiento del ruido se degradará con el ruido de realimentación si el SMPS en el rango de 20kHz, ya que agrega una alta resonancia del tanque Q (> 20dB) cerca de 20kHz pero si > 50kHz crea un LPF de cuarto orden, con 5 elementos reactivos que es subóptimo.

Un diseño mucho mejor es utilizar un filtro Pi o un choque de modo común de CLC en el extremo frontal. Esto reducirá la salida y el ruido de ingreso en más de 30dB. Esto significa que L1 L2 puede verse casi igual, pero use un núcleo común y aumente la impedancia CM de ambas líneas, Neutral con respecto a las tapas de derivación de 3.3nF en AMBOS lados de CM L del mismo valor para ofrecer una relación de impedancia en las mismas partes de valor a 100 kHz de > 30dB. Una mayor inductancia o tasa de conmutación daría como resultado una atenuación aún mayor de la EMI realizada.

Los valores de R8 (750) C2 (68F) que se muestran tienen valores dudosos que deben ser incorrectos.

    
respondido por el Tony EE rocketscientist
0

Dado que la resistencia de amortiguación óptima para un resonador LC es sqrt (L / C) para producir Q de 1 ?, compute sqrt (3.3 milliHenry / 0.068uF) y obtienes

Rdamp = sqrt (50,000) o 2.2 * 100 = 220 ohms,

por lo tanto, no es exactamente el valor de amortiguamiento "óptimo", pero sí lo es.

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas