Lo que te estás perdiendo es el uso de un plano de poder. Parece que estás usando Eagle, usa el comando polygon para crear un plano y llámalo GND. Luego, use el comando ratsnest para verter este plano sobre su tablero.
Para una placa de 4 capas, debe tener una capa GND interna y una capa VDD interna. Dirija sus señales a las capas externas y pase las vías a través de los planos cerca de las almohadillas.
Para una placa de 2 capas, el problema se vuelve más complicado. Es bastante fácil configurar bucles (que son malos para la integridad de la señal y EMI) cuando se enrutan señales a través de una capa de potencia.
El IOIO es un ejemplo de un diseño de 2 capas con un buen enrutamiento. La capa inferior en esta imagen es GND; He editado esto para usar un plano de 3.3V debajo del IC en lugar de sus trazas originales. Puede obtener la documentación original sin editar (incluidos los archivos de diseño) aquí .
Colocaron las tapas de desacoplamiento bastante lejos. Presumiblemente, esto se hizo para que todas las partes pudieran colocarse en la capa superior. Si puede soldar en ambos lados, es probable que sea mejor ubicarlos directamente debajo del IC y conectarse con vías cortas a los pines asociados.
También tenga en cuenta que su regulador de voltaje y su tapa asociada de desacoplamiento de 10uF están apenas fuera de la captura de pantalla a la derecha. Si fueran más lejos, también agregaría un límite máximo de 10uF o inmediatamente debajo del IC, además de los 0603 que se muestran.
Finalmente, tenga en cuenta que aunque hay un plano grande de baja impedancia debajo del IC, se alimenta de dos trazas de 8 mil debajo de dos almohadillas en el lado derecho. Si estuviera teniendo mucho cuidado, habría movido el LED y la resistencia a la derecha, así como la traza de 5 V que viene a través de la esquina derecha, para obtener una conexión de menor impedancia a través de ese espacio.
