Estoy intentando desarrollar un modelo de máquina de estado para mi diseño de firmware actual. Busqué en google, pero las explicaciones no están relacionadas con el sistema integrado. ¿Puede sugerir algún método para estudiar el desarrollo de diagramas de estado para sistemas integrados?
Realmente no hay suficiente información en su pregunta para saber de qué tipo de máquina de estado estamos hablando ya que la terminología es muy genérica.
Si estamos hablando de un sistema de lógica secuencial implementado mediante lógica discreta o FPGA, entonces es posible que desee buscar Modelo Moore, Modelo Meely o Máquina de estado algorítmica. Todo esto se puede implementar utilizando un registro de estado cronometrado y lógica. Muchas descripciones de hardware se compilan en este tipo de enfoques. Con una descripción más completa podría dar un mejor consejo.
Suponiendo que está familiarizado con los conceptos básicos de máquinas de estado (el diagrama de Wikipedia de un horno tostador es un ejemplo sencillo) ), Recomendaría encarecidamente uno de los libros de Miro Samek sobre gráficos de estado jerárquicos, ya que es muy práctico.
Aquí hay algunos enlaces en línea: