Tengo un PIC18F4550 que usa el mismo pin para la salida de datos de UART RX y SPI.
¿Sería un mal diseño si utilizara un pin de E / S de GP y una puerta lógica para controlar la multiplexación de ese pin?
Cuando el pin IO1 está activado, se desactivará CTS (borrar para enviar) para que el otro módulo no envíe ningún dato.
Cuando este sea el caso, el pin IO2 también se activará y, por lo tanto, permitirá que los datos fluyan al pin SDI de otro componente. Cuando se envían datos SPI, el pin IO2 e IO1 se volverán a anular, por lo que detendrá el flujo al pin SDI y permitirá que el DOUT continúe enviando datos al pin RX.
IO1 e IO2 pueden ser el mismo pin (esto fue bastante estúpido de mi parte).
¿Sería este un buen diseño o hay mejores formas de lograrlo?