Actualmente estoy trabajando en una PCB de 4 capas que requiere dos memorias paralelas. Mi pregunta se refiere a la distribución de las trazas en la PCB. ¿Es mejor trazarlos como un bus: 
o¿esmejorllevarsolounrastroaambosic?Así:
¿Afecta el rendimiento del circuito? Muchas gracias.
Bien, si supongo correctamente que su plano de suministro es continuo y está bien desacoplado al plano de tierra, entonces las trazas en ambos lados estarán a la misma altura sobre un plano de retorno de señal efectivo. Si supongo correctamente que el grosor de su PCB es de 1,6 mm y estoy leyendo la columna correcta en la página web de International Circuits a la que señaló, entonces esa altura es de 9 mils. Si supongo correctamente que sus trazas son de 6 mils de ancho en 1 onza de cobre y que el material de PCB es FR4 con una constante dieléctrica de 4.5, calculo que la impedancia característica de sus trazas es de aproximadamente 82 ohmios y el retardo de propagación es de 0.152 ns. por pulgada Todo esto se ve bien, por lo que no importaría mucho si mis suposiciones fueran un poco incorrectas.
Por lo tanto, sus señales de datos, direcciones y selección de chips están volando a más de seis pulgadas por nanosegundo y, a menos que esté operando justo en el borde, debería haber suficiente tiempo para que se resuelva cualquier llamada, así que no se preocupe. acerca de cómo se enrutan estas señales. Usted dijo que la frecuencia de reloj es de 18 MHz (período de 55.5 ns) y que el tiempo de acceso es de 55 ns. Supongo que no es eso lo que quisiste decir. El tiempo del ciclo será de 55.5 ns, pero no puede usar dispositivos de memoria con un tiempo de acceso de 55 ns para pasar a 55.5 ns porque casi no tiene margen.
Si las memorias tienen una señal de reloj, debe considerar algo más que si el nivel lógico se establece a tiempo, debe preocuparse por la integridad del borde del reloj. Lo ideal es que los bordes se propaguen limpiamente a lo largo de la traza y que no haya reflejo al final de la traza. (Lo que no desea es un reflejo que hace que el borde se tambalee hacia atrás y adelante sobre el umbral lógico). La mejor manera de obtener esto es ejecutar la traza sin ramas, como en su segundo diagrama, y para terminar la traza en su extremo con algo cercano a su impedancia característica. Por ejemplo, podría tener dos resistencias de 165 ohmios, una para suministrar y otra para conectar a tierra. Obviamente, asegúrese de que el circuito de accionamiento esté bien con esto. Puede escapar sin la terminación, pero está haciendo la pregunta, así que asumo que desea asegurarse de que sea correcto.
Resumen: enrute las señales asíncronas (datos, dirección, selección de chip, etc.) como desee. Los relojes de ruta punto a punto sin ramas y terminan en el extremo lejano con la impedancia característica para matar los reflejos.
Lea otras preguntas en las etiquetas pcb parallel-port