Declaración de asignación de VHDL

Question

#1 de alexan_e (2 votos)

2

En mi libro ASIC están desarrollando una máquina de estado, y tienen una declaración como:

 Shift <= '1' when State = S else '0';

Sin embargo, en mi proyecto tengo varios estados que requieren la misma salida para activarse, por lo que es posible escribir VHDL de esta manera:

 Shift <= '1' when State = S OR State = E OR STATE = Q else '0';

¿O tengo que asignar Shift para cada uno de mis estados?

vhdl

pregunta Dean

1 respuesta

Lea otras preguntas en las etiquetas vhdl

score 2 · Accepted Answer

2

Sí, eso es factible

Shift <= '1' when ((State = S) OR (State = E) OR (STATE = Q))
             else '0';

respondido por el alexan_e