En esta imagen, cuando v1 y v2 son 0, M1, M2 están activados y M3, M4 están desactivados. V_T (umbral) = 1.7V, V_DD = 5V.
¿Por qué es que M1 y M2 están ENCENDIDOS en estas condiciones? Pensé que cuando no hay energía a través de la puerta, el MOSFET estará apagado. ¿Es porque M1, M2 son canales p y M3, M4 son canales n.
PS: Este es un curso introductorio de EE. Así que realmente lo agradecería si por favor mantengan su respuesta en el nivel n00b.
Es porque M1, M2 son canales p y M3, M4 son canales n.
Usted respondió su propia pregunta. De hecho, probablemente quiso decir "PMOS" en el título de su pregunta, ya que ese es el tipo de función de compuerta de transistor sobre la que está confundido.
Para que sea sencillo, solo considera la fuente y la puerta. La tensión de umbral se define como la diferencia entre ellos. Cuando son diferentes, las cargas móviles se atraen hacia el canal y se vuelven conductivas (por ejemplo, "on"). Sin una diferencia en los voltajes de la fuente y la fuente, las cargas móviles permanecen alejadas (la región de agotamiento) y el canal no es conductor como resultado (por ejemplo, "apagado").
Con v1, v2 = 0, las fuentes están cerca de VDD, pero las puertas son 0. Eso crea una gran diferencia entre la fuente y la puerta para el PMOS, por lo que están "activadas".
pero para el NMOS, las fuentes son 0, por lo que con las puertas también con 0, no hay diferencia y los canales del NMOS están "apagados".
Lea otras preguntas en las etiquetas logic-gates nmos