VHDL: ¿Es posible tener una cadena de "longitud variable" en VHDL como en los lenguajes de programación?

2

Según el paquete denominado Estándar en VHDL, la cadena se declara realmente como una matriz de tipo de carácter donde el tipo de carácter en sí también se define dentro del paquete.

Siempre que complete una cadena con datos que luego se escribirán en un archivo y el tamaño de la cadena no se puede saber de antemano, ¿cómo declaro una "cadena de longitud variable"?

Soy consciente de que el tipo de línea existe desde textio. Sin embargo, no sé si es posible concatenar diferentes variables de línea y luego escribirlas en un archivo. Si esto es posible, entonces mi problema puede resolverse.

    
pregunta quantum231

1 respuesta

2

Una cadena es una matriz de caracteres con un rango fijo. Al igual que con cualquier otro tipo de matriz en VHDL, las cadenas se pueden concatenar usando el & operador que da como resultado una nueva cadena (con un nuevo tamaño).
Para cadenas de longitud variable puede usar un tipo de cadena de acceso que puede apuntar a una cadena de longitud variable. Preguntas similares se hicieron antes .
Si necesita manejar matrices de cadenas, la forma más fácil es probablemente definir una matriz de cadenas de tamaño fijo junto con un par de funciones trim () y pad ().

    
respondido por el damage

Lea otras preguntas en las etiquetas