Me he encontrado con circuitos integrados que están etiquetados como alto y bajo. Sé que un IC de alta unidad tiene un mayor retardo de propagación intrínseca pero no es tan pronunciado como un IC de baja unidad en función de la carga a conducir.
Si tuviera que diseñar una compuerta NO de unidad alta y baja (o cualquier otra puerta lógica), ¿cuál sería la diferencia entre los diseños?
En la imagen, la línea de puntos es la celda de unidad alta y la línea completa es la celda de unidad baja.
La respuesta corta es el tamaño de los transistores. Cuanto más ancha es la compuerta, más baja es la Rdson del FET, pero la compuerta más ancha ha aumentado la capacitancia de la compuerta, por lo que presenta una carga más grande en su entrada y tarda más en cambiar.
Este gráfico muestra un menor retardo de propagación de \ $ t_P \ $ para la curva inclinada más pronunciada en \ $ C_L = 0 \ $ y un producto de aumento más lento con capacidad de carga tal que, en algún punto de cruce, los dos dispositivos tienen un equivalente \ $ t_P \ $.
La definición de retraso de propagación depende de la siguiente etapa, como Rail to Vdd / 2 o rail to rail 10 ~ 90%, el enfoque más tradicional para un pulso de paso lineal. En una línea de transmisión lineal rodeada por un dieléctrico lineal y posible componente magnético, la hélice. el retraso se define como;
\ $ t_P = 3.333 \ sqrt {{\ mu _r} {\ epsilon _r}} \ $ ns / m
Esto significa que la velocidad de la luz o las ondas se reduce por la raíz cuadrada del producto de (permisividad * permeabilidad) en relación con un vacío.
Ahora diré que la mayor pendiente más plana es un interruptor MOSFET "más grande" (con más capacitancia interna) y la pendiente más inclinada más baja es una parte MOSFET "más pequeña" (con un RdsOn mayor) y luego explicaré por qué.
Sabemos que las capacitancias de carga internas y externas afectan el tiempo de aumento \ $ I_c = CdV / dt \ $ de acuerdo con el controlador de compuerta & corriente del controlador de salida, por lo tanto, ambos contribuirán al retardo de propagación de salida.
Sabemos que el flujo de carga dQ / dt = I, corriente y capacitancia es el cambio de tamaño de carga con voltaje C = dQ / dV, por lo tanto obtenemos el familiar I = CdV / dt o la tasa de cambio de reorganización que afecta el retardo de 10 a 90% de voltaje
\ $ dV / dt = I / C \ $ la tasa de variación de voltaje de capacitancia es el límite de corriente por I, o en otras palabras;
\ $ dt = CdV / I \ $ el retardo de propagación con aumento de voltaje depende del tamaño de paso del voltaje dV y del controlador de corriente para cargar C, donde la corriente, Id
\ $ I_d = (V {ss} -V {dd}) / R_ {dsOn} = I_C = C_LdV / dt \ $ por lo tanto
el retraso de prop. adicional incluye el tiempo de subida, por lo que se vuelve a organizar
\ $ dt = \ dfrac {R_ {dsOn} C_LdV} {V_ {ss} -V_ {dd}} \ text {but} dV = (V_ {ss} −V_ {dd}) \ $ el cual se cancela por lo tanto ... \ $ \ dt = {R_ {dsOn} C_L} \ $ el tiempo de subida que se agrega a la demora prop. \ $ t_P \ $.
Lo que termina sucediendo es que la fuente y los límites de resistencia de la compuerta de la compuerta contribuyen al retardo de la hélice, por lo que no se espera que un interruptor "más grande" sea más rápido debido a las demoras de la pompa de la compuerta de la puerta, pero luego el menor drenaje a la resistencia de la fuente, RdsOn aumenta la corriente durante la conmutación, por lo que la capacidad de carga tiene menos efecto que el dispositivo más pequeño con un RdsOn más alto.
Pero como el dispositivo RdsOn es inverso a Coss en una familia dada y una clasificación de voltaje y corriente para diferentes valores, termina siendo T de la capacitancia de conmutación de salida, Cosshas es una figura de mérito (FoM) de RdsOn * Coss = T producto que es bastante constante para la misma familia de voltaje de geometría y otros factores. Por lo tanto, cuando la capacitancia externa es menor, el Coss hace poca diferencia en el retraso del apoyo, pero si Coss es mucho más pequeño que la carga C, hay una gran diferencia y el retraso del aumento aumenta más rápidamente con la carga C, como se muestra en el gráfico.
Para el estudiante más avanzado aquí hay una presentación de diapositivas sobre cómo se define, controla y calcula la capacidad interna del dispositivo, pero no es necesario para entender esta pregunta.
Lea otras preguntas en las etiquetas integrated-circuit chip-design delay