¿Cuánta sobretensión puede tomar un IC cuando la corriente es limitada? ¿Qué debo buscar en la ficha técnica?

2

Estoy usando un MCP3304 , que lee 0-5V, para leer 0- 10V a través de un divisor de tensión. Pero me preocupa que un pico de voltaje pueda dañar el IC. Dudo en agregar un Zener, porque afectará la entrada.

He leído que el Atmega tiene abrazaderas de protección contra sobretensiones, capaces de hundirse hasta 1 mA. ¿Esto es generalmente aplicable a los ICs también? (Por ejemplo, ¿la protección contra descargas electrostáticas es similar, por ejemplo, alta tensión a baja corriente?)

Ejemplo :

Estoy usando un opamp de detección de corriente que tiene un VREF de 10V, por lo tanto, debería tener un máximo interno de 10V. Sin embargo, estoy multiplexando el VREF y noté que mi voltímetro medía un pico de ~ 12V (que fácilmente podría ser más, pero se promedió en la pantalla) cuando el multiplexor cambió los canales (Vcc = 20V, canales 0V / 5V / 10V) . Por lo tanto, me preocupa que pueda haber un pico en la señal ADC que el multiplexor cambia de entrada.

Sin embargo, dado que el divisor de voltaje es de alta impedancia (10k desde la salida opamp al ADC), y el ADC es, como yo lo entiendo, también una alta impedancia, me pregunto si este pico va a alcanzar la señal del ADC. / p>

¿Cuál sería la mejor práctica? Y la pregunta: ¿qué tan bien toleran los IC la sobretensión a una corriente limitada? ¿O es la respuesta simplemente: no lo hacen, pero la alta impedancia hace que no experimenten el pico de sobretensión en primer lugar?

simular este circuito : esquema creado usando CircuitLab

    
pregunta user95482301

1 respuesta

2

Esos diodos / estructuras de protección tienen 2 propósitos: (1) Protección contra ESD, como HumanBodyModel, donde un pequeño condensador se carga a 2,500 voltios (por ejemplo) y luego se descarga a través de una resistencia de 1,500 ohm en el pin de la MCU. Esta es una prueba transitoria, de unos pocos amperios durante unos microsegundos.

(2) sobretensiones leves continuas, donde la corriente es continua y el calentamiento IC es continuo.

Creo que (1) es la función crucial para vender la MCU. Por lo tanto (2) es algo bueno, pero un efecto secundario de las estructuras ESD es un requisito.

Las estructuras de ESD están diseñadas para alejar la energía de ESD de los implantes de la superficie y disipar la energía DEEP en el silicio, donde hay mucho volumen de silicio para calentar. ¿Cuánto calor se puede tolerar? Supongamos un aumento de 100 grados centígrados. Y suponga que el volumen de silicio es aproximadamente del tamaño de una almohadilla adhesiva (100U * 100U aproximadamente) y 100U de profundidad. Ese volumen es de 100 * 100 * 100 o 1,000,000 micrones cúbicos. Dado el calor específico del silicio (aproximadamente 2 picoJoules / micron_cube / grados C), necesitamos 2 microJoules / grados C para calentar ese volumen de silicio. Por grado Así, el aumento de 100 grados C permite 200 microJoules. En algún punto más allá del aumento de 100 grados C, derretirá el aluminio y hará que los dopantes comiencen a migrar, por lo que todas las apuestas están desactivadas.

Si las estructuras de ESD son puramente diodos, donde se esperan 0.7 voltios a 10 mA (??? !!! ???), su calentamiento a 10 mA es de 7 milivatios, o 7 miliJoules / segundo. Estábamos discutiendo 200 microJoules como seguros.

Si calentamos ese cubo de 100 micrones, el calor se extenderá lentamente al resto del silicio, a la bandera / paleta y luego intentará salir. Por cierto, la constante térmica del cubo de silicio 1milliMeter es de 11,4 milisegundos; Para 10mm, 1.14 segundos.

Ahora tienes un problema de diseño térmico.

========================================= editar

Las estructuras ESD modernas (de lo que me enseñaron) usan un comportamiento de SNAPBACK. Partiendo de 0v y 0 de corriente, la curva IV utilizada es la línea inferior (una trayectoria de resistencia ALTA), que se eleva a un voltaje moderado (muy dependiente del diseñador de la estructura de ESD), con lo cual aparece SNAPBACK (la flecha verde) en lugar de Voltaje bajo que implementa una ruta de resistencia BAJA.

Sin las pruebas de ESD del fabricante (específicamente para determinar esta gráfica, incluida la SNAPBACK), solo podemos adivinar sobre el comportamiento con sobretensión. Mejor no adivinar.

simular este circuito : esquema creado usando CircuitLab

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas