pregunta de carga de capacitancia de mosfet

Navega tus respuestas
2

Alguien puede explicarme por qué la salida de este circuito de cambio de nivel comienza a cargarse desde aproximadamente 2.8V a 5V, y NO desde 3.3V a 5V.

En el momento en que la salida está a 5 V, hay un potencial de 3,3 V en la fuente y en el terminal de la puerta.

Así que pensé que la capacitancia de la fuente de drenaje y la capacitancia de la compuerta de drenaje aumentarían de 3.3V a 5V.

a continuación se muestra el diagrama del circuito y las imágenes del osciloscopio. Obtengo exactamente los mismos resultados al simular el circuito, así que definitivamente me estoy perdiendo algo.

ACTUALIZACIÓN:

Despuésdeestudiarunpocomásmisimulación:

Esto es lo que parece cuando hago zoom. El voltaje es inicialmente de 3.3V. ¿Podría esto ser debido a la recuperación inversa? de modo que el diodo del cuerpo conduce en la condición inversa durante un corto período de tiempo. ¿Podría ser por eso que el voltaje de la fuente va a 2.7 V debido a una caída de diodo?

    
pregunta MatBE

2 respuestas

1

Considere este modelo MOSFET de condensador simplificado ... En este modelo, todos los interruptores cambian al mismo tiempo, por lo que cuando la entrada cambia, el cortocircuito a través de C3 se elimina.

simular este circuito : esquema creado usando CircuitLab

Cuando se cambia inicialmente, la puerta salta hasta 6.6V y el drenaje a 3.3V. La carga de la compuerta cae rápidamente a cero y C2 se descarga en C3 (Cds) creando un voltaje Vds negativo. Con capacidades iguales y el diodo desconectado, la salida alcanzaría la mitad de 3.3V. A partir de entonces, los condensadores se cargan a través de R1.

ConeldiodoconectadoatravésdeC3,evitaquelasalidacaigabajoVfpordebajodelvoltajedeentrada.Queesloqueestáspresenciando.

Por supuesto, el modelo real es más complicado que eso e incluye inductancias, pero para el alcance de su pregunta, este modelo es suficiente.

En cuanto a la capacitancia. Si observa la traza de su alcance, verá que la carga es casi lineal a medida que aumenta. Esto se debe a que la capacitancia disminuye a medida que aumenta Vds.

    
respondido por el Trevor_G
1

Depende del diodo FET y Vgs.

  • dV / dt = Ic / Coss

  • Icoss = (5V-Vds) / R cuando Vgs

  • inicialmente cuando se desactiva el FET, el diodo del cuerpo causa Vds = Vgs-Vf

Cuando Vgs pasa a 3.3 y Vds va a 3V, el resto es capacitancia de la sonda. pF + Coss y R pullup

Aquí su tiempo de subida es 2 us, por lo tanto, C = t / R = 2us / 10k = 200pF Esto es consistente con la figura 5 en su hoja de datos faltantes. Para Coss vs. Vds

Esto explica tus resultados.

Recuerda esto.

  • los FET de bajo RdsOn tendrán altos Coss y Coss (Vds) * RdsOn (Vgs) = FoM una cifra de mérito que cambia con el diseño FET y Vgs max
respondido por el Tony Stewart. EE since '75

Lea otras preguntas en las etiquetas

¿Cuál es la forma “aceptada” de conducir MUCHOS monitores de cátodos comunes de 2 dígitos y 16 segmentos? Amplificador diferencial con carga capacitiva grande