Tengo un DAC conectado a un FPGA, que no puedo obtener trabajar. El FPGA, en un bucle, envía el valor máximo a los pines de datos y se reduce gradualmente a 0.
He comprobado con un alcance que los pines de datos están cambiando como se esperaba, y he comprobado que el reloj está bien. Sin embargo, las señales analógicas de salida IOUTA y IOUTB permanecen constantes (alrededor de 1V).
El DAC se puede configurar a través de un canal SPI, pero la configuración predeterminada debería funcionar de manera inmediata. ¿Qué podría estar haciendo mal para que mi DAC permanezca constante a pesar de que los pines de datos cambian?