El efecto más probable es que el circuito de reinicio esté experimentando una "condición de carrera".
La verificación con un dispositivo real sería una muy buena idea.
Hoja de datos de TI CD4017 en
Hoja de datos de ONSEMI CD14017BD
Tenga en cuenta que, como se muestra en su circuito, la conexión Q7 a Mr es estrictamente "ilegal" y crea una condición de carrera "todo puede pasar".
Porque:
-
Cuando el Sr. ve la condición de reinicio, inmediatamente inicia el proceso de reinicio que elimina la condición que lo causa. Los registros internos pueden ser más lentos para restablecerse que el IC para volver a colocar Q7, en cuyo caso tiene un conjunto indefinido de condiciones internas.
-
El ancho de pulso de restablecimiento es 500 ns en el peor de los casos a 5 V y el restablecimiento para decodificar el retraso de propagación de salida es 500 ns típico y 1 es el peor de los casos a 5V PERO no tiene un mínimo especificado y está sujeto a carga capacitiva y resistiva ...
-
El contador es un contador Johnson de 5 etapas con 5 flip flops pero 10 salidas, por lo que, a diferencia de una etapa en la que hay 10 flipflops que necesitan estar a 0 y de los cuales solo hay una "salida alta" en una vez, aquí tenemos una mezcla de flip-flops on y off decodificados para dar una salida única, y el reinicio de algunos puede causar (sin vadear a través de la lógica de decodificación de Johnson) un nuevo estado diferente y posiblemente no relacionado aparentemente
La adición de un retraso RC en el Q7 al circuito de restablecimiento de Mr hace que sea mucho más probable que el restablecimiento correcto se produzca en la práctica.
-
Detalle: Se puede lograr un resultado igualmente ilegal [tm] :-) pero en el mundo real, a menudo, mejor, conectando una resistencia de Q7 a Mr y un pequeño condensador de Mr a tierra. Por ejemplo, digamos que 1k Q7-Mr y 0.1 uF Mr to ground nos da una constante de tiempo de 100 en la línea de reinicio. Es posible que 10k y 10 nF funcionen tan bien en la realidad o en algunas mezclas. El retraso máximo de reinicio tolerable depende de la velocidad del reloj, pero en su caso, el reloj de 1 Hz lo hace "bastante tolerante".
Esto garantiza que se mantenga un alto voltaje en Mr después de que se elimine de Q7.
Las especificaciones de Vih y Vil se superponen de tal manera que no se puede garantizar que si se alcanza SÓLO Vih y luego se reduce lentamente, se mantendrá Vih por un breve tiempo (permitiendo que el reinicio se realice correctamente), pero en la práctica esto es mucho más probable. un retraso de RC que sin uno.
Dependiendo de lo bueno que sea su simulador, puede estar respondiendo al hecho de que está aplicando (5-VLED) / 330 - V ??? a todas las salidas desactivadas, lo que puede causar resultados extraños, ya que no hay estadísticas formales para el voltaje aplicado en las salidas. Yo digo V ??? Como no ha indicado el color del LED o Vf, esto afecta el resultado potencial.
Esto tiene un efecto muy incierto, ya que teóricamente te estás desviando de todos los LED hacia atrás. Si fueran diodos de Si no lo harían. Si fueran "LED reales", no tendrán una conducción importante hasta que se alcance su ruptura inversa = un poco más alto que aquí. En un modelo puede pasar cualquier cosa.
Sólo interés: carga de salida:
La corriente máxima especificada de CD4017 es modesta y muchos usuarios la superan, generalmente con impunidad, pero si Murphy decide jugar, no puede quejarse. En la hoja de datos verá que a 5 V puede dibujar 4,2 mA típicos y 2,5 mA mín. A 25ºC con un suministro de 5 V Y la salida cargada hasta 2,5 V.
Si Vf = 2V (rojo) entonces I LED a 5V = (5-2) / 330 = 9 mA e I LED a 2.5V cargado = (2.5-2) / 330 = 1.5 mA. Entonces, el Voutput típico estará en el rango de 2.5V a 5V.
