Hoy, traté de usar un ULN2003a matriz de Darlington como un búfer para los resultados de mi CPLD . Si bien funciona bien, tengo una preocupación. El máximo. El voltaje en el que se garantiza que el valor máximo de V es un mínimo de 0.8V. La salida de bajo nivel de la matriz de Darlington fue de 0.7V. Esperaba acercarme a 0V, pero ese no fue el caso.
Debido a que estoy operando cerca del umbral de nivel lógico, no estoy seguro si usar esta matriz Darlington es una buena idea. En cambio, estoy mirando otros buffers de nivel lógico dedicados. Mis requisitos actuales no son que altos: creo que bastarían de 50 mA a 100 mA por pin.
Encontré un búfer de triple estado de 16 bits, pero las entradas Habilitar controlan 4 salidas a la vez. Necesito una forma de controlar cada salida. Básicamente, necesito un colector / drenaje abierto en cada salida.
Dicho esto, hice el 74LVC1G125 . La ventaja de este IC es que su máximo. El voltaje de salida para una baja es de 0.8V. Ellos en. Voltaje de salida para un alto es de 2V. La tensión a la que se garantiza que el Max V lee un alto es 1.7V. Creo que esto lo hace un buen partido.
Ahora, realmente no he usado un IC de este tipo y, aunque tiene dos entradas, ¿estoy en lo cierto al adivinar que podría usar esto solo al usar Output Enable (OE)? Podría tener una resistencia de extracción en la salida, y la entrada A se puede conectar a tierra. Cuando el OE es bajo, el IC tri-estados y la resistencia elevan el voltaje. Cuando OE es alto, el IC produce A, que fue un nivel bajo. ¿Tengo razón al entender esto o me falta algo?
El inconveniente es que es solo uno por paquete. El otro tema es la corriente limitante de 50mA. Ya que esta es una calificación absoluta, mejor me acerco a esto. Definitivamente me gustaría tener más espacio para las piernas para esto.
¿Alguien tiene algún IC en mente para el búfer lógico?
Finalmente, ¿es prudente tener amortiguadores en ambos extremos de un cable largo? La longitud es de aproximadamente ~ 10 m. El cable alimenta una señal desde la salida del CPLD a la entrada de otro CPLD.
EDITAR:
Las cargas son solo cables largos (~ 10m). Entonces, ¿carga capacitiva + resistiva? En el otro extremo, los cables se conectan a otro CPLD. Debido a que el otro extremo tiene entradas digitales, no creo que la carga vaya a ser significativa. La frecuencia de operación es inferior a 1kHz.