Encontré la declaración en un libro de diseño digital de que "los transistores nMOS pasan bien 0 pero pasan mal 1" y "pMOS pasan bien 1 pero 0 es malo".
¿Qué significan exactamente estas declaraciones y por qué es así? Además, ¿cuál es la razón por la que AND y OR no pueden formarse de manera simple, pero tienen que formarse como AND=NAND->NOT y OR=NOR->NOT ?
En realidad son dos preguntas no relacionadas:
"Los transistores nMOS pasan el pozo 0, pero pasan el mal 1" y "los pMOS pasan el pozo 1 pero el mal 0". ¿Qué significan exactamente estas declaraciones y por qué es así?
Un MOSFET en modo de mejora se comporta mejor cuando el voltaje de su compuerta es significativamente diferente del voltaje del canal. El valor exacto se conoce como el "voltaje de umbral". Para un dispositivo de canal N, la puerta debe ser positiva, y para un dispositivo de canal P, la puerta debe ser negativa.
La mayoría de la lógica se basa en una sola tensión de alimentación (positiva), con "1" representado por Vcc y "0" representado por tierra. Por lo tanto, un dispositivo de canal N solo se puede encender con fuerza cuando la puerta está alta y el canal está bajo ("0"). Un dispositivo de canal P solo puede conducir fuertemente si el canal es alto y la compuerta está en tierra, lo que lo hace negativo con respecto al canal.
Además, ¿cuál es la razón por la que AND y OR no pueden formarse simplemente, pero tienen que formarse como AND = NAND- > NOT y OR = NOR- > NOT?
El elemento lógico básico en CMOS es el inversor, con un dispositivo de canal N que baja la salida hacia abajo y en el dispositivo de canal P que la empuja hacia arriba. Puede crear funciones lógicas más complejas al poner dispositivos adicionales en paralelo o en serie con los transistores básicos del inversor, pero en cada configuración, el nivel "activo" de la salida es opuesto al de la (s) entrada (s). Por lo tanto, para crear una "lógica positiva" en CMOS, siempre debe tener dos etapas, donde la segunda etapa generalmente es solo un inversor que tiene buenas características de manejo para un alto fanout.
Lea otras preguntas en las etiquetas transistors nmos pmos