inversor CMOS con realimentación

2

En algunos circuitos, como los osciladores de cristal, hay un inversor CMOS con una resistencia de realimentación, todos dicen simplemente que la resistencia desvía el 'amplificador' y lo obliga a operar en la región lineal, como Fairchild: CMOS Linear Applications :

  

Debido a la simetría de los transistores de canal P y N,   retroalimentación negativa alrededor del par complementario será   provocan que el par se auto influya a aproximadamente la mitad de la   tensión de alimentación.

¿Pero cuáles son los detalles internos de trabajo?

  1. ¿Por qué el punto de polarización es el voltaje de alimentación '1/2'?
  2. Parece que el punto de polarización '1/2' solo funciona cuando la entrada está abierta o si la fuente es capacitiva junto con el inversor, ¿no?

El VTC del inversor de Sedra & El libro de Smith

    
pregunta diverger

5 respuestas

2

Diverger: recomiendo estudiar la característica de transferencia V (in) -V (out) que se encuentra en las hojas de datos relevantes de CMOS. Como verá, la tensión de salida estará en Vdd / 2 en caso de que la entrada también sea Vdd / 2. Debido a que la curva de transferencia del inversor tiene una pendiente negativa (la entrada en aumento provoca una caída en la salida), puede encontrar un punto de operación estable en V (in) = V (out). Esto se puede lograr simplemente usando una resistencia de retroalimentación grande Rf entre la salida y la entrada (Rf debe ser "grande" con respecto a la resistencia de entrada general del circuito).

Si va a utilizar el dispositivo CMOS como amplificador analógico, necesitará un condensador de acoplamiento de entrada para separar dc y ac. La ganancia es relativamente grande, sin embargo, determinada por la pendiente de la curva de transferencia que tiene grandes tolerancias e incertidumbres. Por lo tanto, se recomienda utilizar la realimentación de señal utilizando una resistencia en serie entre la fuente de señal y el capacitor de entrada. Esto reduce la ganancia, pero estabiliza el valor de ganancia contra las tolerancias de CMOS.

    
respondido por el LvW
1

Un inversor es solo un amplificador no lineal. Es posible utilizar inversores 'digitales' para construir algunos circuitos analógicos simples. En general, la oscilación inicial de un oscilador de cristal será muy pequeña, demasiado pequeña para alcanzar el umbral lógico del amplificador de bucle abierto. Por lo tanto, agregar algo de retroalimentación permite que la pequeña señal se amplifique y se devuelva hasta que se haya acumulado lo suficiente. El uso de un inversor CMOS significa que no se requieren circuitos analógicos adicionales.

En cuanto a por qué el voltaje es la mitad de los rieles, eso implica observar cómo se construye el inversor. El inversor CMOS más simple es un solo transistor NMOS y un solo transistor PMOS, conectado con la fuente NMOS en el riel a tierra, la fuente PMOS en el riel eléctrico, las compuertas conectadas a la entrada y los drenajes vinculados a la salida.

Cuando la entrada es baja, el NMOS estará apagado y el PMOS estará encendido, tirando de la salida hacia el riel Vdd. Cuando la salida es alta, el PMOS estará apagado y el NMOS estará encendido, tirando de la salida hacia el suelo. Si la entrada y la salida están conectadas juntas, el circuito intentará establecerse en algún punto intermedio. Resulta que para la mayoría de los chips CMOS, los transistores se construyen de modo que sean simétricos en términos de sus voltajes de umbral y fuerzas de accionamiento, por lo que el punto más estable se encuentra en Vcc / 2. Si un transistor tuviera un voltaje de umbral más alto o una fuerza de accionamiento más baja, entonces la salida se establecería más cerca del otro transistor. Los dispositivos CMOS están diseñados (y el proceso de producción sintonizado) para garantizar que este sea el caso, de modo que las puertas lógicas tengan tiempos de subida y caída simétricos (o tanto como sea posible). De hecho, en un inversor, el PMOS debe ser físicamente más grande que el NMOS para obtener la misma fuerza de conducción debido a la física de cómo funcionan los transistores.

    
respondido por el alex.forencich
1

Con la salida de una compuerta de inversión CMOS conectada a su entrada a través de una resistencia, una tensión de salida en aumento que hace que la entrada pase un cierto punto de equilibrio hará que la salida reduzca su tensión hasta que la entrada llegue a ese punto feliz. A la inversa, si el voltaje de salida cae por debajo de ese punto, se servirá hasta que la entrada alcance el punto feliz y, finalmente, se logrará una posición de "equilibrio inestable" donde una pequeña señal externa aplicada a la entrada puede efectuar una Gran cambio en la tensión de salida.

Ese punto feliz está dispuesto para ser aproximadamente Vcc / 2, y esta referencia va en los detalles sangrientos.

    
respondido por el EM Fields
1

Considere un inversor CMOS simple compuesto por un MOSFET de canal n y un MOSFET de canal p:

Con la realimentación, IN y OUT están conectados a través de una resistencia. Supongamos que IN está a aproximadamente 0V. El MOSFET de canal p está activado y el MOSFET de canal n está apagado, por lo que el voltaje en SALIDA es alto (en \ $ V_ {DD} \ $). Debido a la resistencia de realimentación, la corriente fluye de OUT a IN y carga las compuertas del MOSFET. Esto hace que la tensión en IN aumente, lo que activa el FET de canal n. Ahora ambos FET están activados: el FET de canal n intenta bajar el nivel de SALIDA y el FET de canal p intenta salir alto. Suponiendo que los dos FET tienen características similares (que están diseñados para un inversor CMOS), se equilibrarán entre sí y tanto IN como OUT se establecerán aproximadamente en \ $ V_ {DD} / 2 \ $.

El mismo argumento se aplica si el voltaje en IN se desplaza demasiado cerca de \ $ V_ {DD} \ $. En ese caso, el MOSFET de canal n está activado y el MOSFET de canal p está apagado, por lo que OUT es bajo. La carga se aleja de las compuertas MOSFET a través de la resistencia de retroalimentación debido a la diferencia de voltaje entre IN y OUT, lo que hace que el voltaje en IN disminuya. Esto enciende el MOSFET de canal p, que trata de salir en alto.

En resumen, la resistencia de realimentación alejará el voltaje de IN de \ $ V_ {DD} \ $ y los rieles de tierra, por lo que el voltaje de IN se establecerá en aproximadamente \ $ V_ {DD} / 2 \ $.

    
respondido por el Null
1

Si conecta la entrada y la salida de un inversor CMOS, tanto el FOS de PMOS como el de NMOS tomarán corriente, y la tensión exacta a la que se estabiliza está determinada por las "fortalezas" relativas (o ganancias de corriente, en realidad) del FETs. No es necesariamente la mitad de la oferta, pero por lo general es cerca. La tensión de salida se estabiliza en el punto donde la corriente a través de ambos transistores es igual. Es un circuito inversor, por lo que forma un circuito de retroalimentación negativa cuando se conecta de esta manera.

Si tienen la misma fuerza, entonces en VDD / 2 en las puertas y drenajes, el PMOS está obteniendo exactamente mucha corriente a medida que el NMOS se está hundiendo.

Si el PMOS es más fuerte que el NMOS, entonces el NMOS necesitará un poco más alto de voltaje de fuente a fuente para generar un poco más de corriente, y el PMOS necesitará menos voltaje de puerta a fuente, por lo que el punto de polarización se desplazará más alto hacia el suministro.

Si el NMOS es más fuerte, entonces el punto de polarización se desplaza hacia el suelo.

    
respondido por el mixed_signal

Lea otras preguntas en las etiquetas