Tengo la siguiente arquitectura y el diagrama de tiempo a continuación. mi pregunta es, parece que no hay una "relación" o dependencia entre la lógica de control y el extensor, pero en el diagrama de tiempo, el momento de iniciar la ejecución del extensor, depende de la lógica de control, ¿puede alguien explicar este malentendido? 
La sincronización de la "Segunda entrada ALU" depende de tres cosas:
Sí, el etiquetado en el diagrama de tiempo no está muy claro, pero es todo lo que dicen. La ruta a través de la lógica de control o la ruta a través del extensor de signo será la ruta larga que determina el tiempo de establecimiento final para la segunda entrada de ALU.
En el análisis de temporización estática, debe tomar la combinación del peor de los casos, y parece que implican que el peor de los casos es el camino a través de la lógica de control.
Lea otras preguntas en las etiquetas computer-architecture computers