Mi proyecto implica la conexión de dos convertidores analógico-digitales a un microcontrolador STM32F411RE. El primer ADC es un ADS1191, el segundo es un ADS1158.
Esos dos ADC tendrán que convertir señales simultáneamente y sus muestras serán recuperadas por la MCU.
He estado acostumbrado a trabajar con un solo ADC. El programa se interrumpe a medida que el pin DRDY (datos listos) baja, y las muestras se recuperan.
Las preguntas son:
¿Debo asegurarme de que los dos ADC compartan el mismo reloj maestro? En caso afirmativo, supongo que debería usar el reloj interno de uno de ellos y enviarlo al pin del reloj externo del segundo. ADS1191 tiene un reloj interno de 2MHz y requiere un reloj externo de 2MHz. ADS1158 tiene un reloj interno de 16MHz y requiere un reloj externo de 0.1 a 16mHz. ¿Es seguro usar el reloj interno ADS1191 y alimentarlo a ADS1158? ¿Tendré que sacrificar algo alimentando un reloj maestro de frecuencia más baja (2MHz frente a 16MHz)?
Saludos,
Laurent.
Clarificaciones
El modo de "lectura continua" que estoy acostumbrado a usar con un solo ADC consiste en conectar una señal de interrupción al pin DRDY (datos listos) del ADC. Cuando se están muestreando datos, el pin DRDY cambia a alto. Luego, cuando los datos están listos para ser transferidos, el pin cambia a bajo. La MCU detecta el borde descendente de DRDY y comienza a transferir los datos byte por byte.
Lo que estoy buscando es tener muestras "correlacionadas", es decir, asegurarse de que dos muestras respectivas de cada ADC recuperadas al mismo tiempo correspondan al mismo tiempo "bin", lo que podría no suceder si el maestro respectivo Los relojes muestran una deriva. De las valiosas respuestas a continuación, concluyo lo siguiente con respecto al uso de dos (o más) ADC.
Solución sugerida Asegúrese de que los dos ADC compartan el mismo reloj maestro. En mi aplicación, puedo redirigir el reloj maestro interno del primer ADC a un pin de salida. Esta señal de reloj se enviará como "reloj externo" en el segundo ADC. Para reducir la frecuencia (que la mayor parte del tiempo está relacionada con la frecuencia de muestreo), se puede recurrir a un flip-flop tipo d (para dividir las frecuencias entre dos). Por lo tanto, el principio sería el mismo que en una sola aplicación de ADC: interrupción de activación en DRDY de un ADC (el que tiene el tiempo de retención más corto). Cuando esta primera transferencia haya finalizado, recupere las muestras del otro ADC.