Problemas al entender un interruptor MOSFET

2

Actualmente estoy tratando con un circuito para la comunicación entre un microcontrolador y una pantalla de tinta electrónica. Utiliza un SPI-Bus. La pantalla es de PervasiveDisplays, y en la parte inferior de este sitio web enlace hay una descarga que contiene archivos gerber para el kit, incluido el Circuito para el tablero de extensión. La parte con la que estoy luchando es la siguiente:

Para mí, este es un interruptor Mosfet que conduce la señal del microprocesador cuando el voltaje de la fuente de la puerta es positivo. El problema que tengo es que esta entrada está conectada al drenaje. Si estaba conectado a la fuente (se estaba drenando el drenaje), podría ver la conducta del MOSFET y poner el pin de drenaje en un voltaje bajo si la fuente es baja, mientras que si fuera alta, la resistencia lo elevaría a 5 V. Sin embargo, es al revés y realmente no puedo entender cómo funciona esta parte del circuito. Cualquier ayuda es muy apreciada.

    
pregunta Philipp317

2 respuestas

2

Es un traductor de nivel lógico. Cuando el drenaje es alto Vgs es 0V. La compuerta es alta (3.3V) y la fuente es elevada a través de R25 a 3.3V. Cuando el drenaje es bajo, la fuente también se verá reducida por el diodo interno del cuerpo del MOSFET. A medida que el diodo arrastra la fuente a un nivel bajo, el MOSFET se encenderá (Vgs aumenta) y hará que la fuente sea aún mejor. A los MOSFET realmente no les importa en qué dirección va el flujo de la corriente siempre que se alcance el umbral Vgs.

Si es necesario, el efecto del diodo del cuerpo que se conduce siempre en una dirección, puede evitarse colocando dos MOSFET "espalda con espalda" con sus diodos en direcciones opuestas.

    
respondido por el Dejvid_no1
1

Creo que tu esquema es un poco confuso. Q10 se representa como un mosfet de agotamiento del canal N, es un canal N mosfet de mejora 2N7002KW . Se muestra R39, pero en realidad no está conectado.

El circuito es un convertidor lógico.

Encontrará todo lo que necesita para entenderlo aquí :

  

Estado 1. Ningún dispositivo está bajando la línea de autobús y la línea de autobús   de la sección "Tensión inferior" es levantada por sus resistencias de pull-up   Rp a 3.3 V. La compuerta y la fuente del MOS-FET están a 3.3 V,   por lo que su VGS está por debajo del umbral de voltaje y el MOS-FET no está   conductible. Esto permite que la línea de bus en el "Voltaje más alto"   La sección es levantada por su resistencia pull-up Rp a 5V. Entonces el bus   Las líneas de ambas secciones son ALTAS, pero a un nivel de voltaje diferente.

     

Estado 2. Un dispositivo de 3.3 V baja la línea de autobús a un nivel BAJO.   La fuente del MOS-FET también se vuelve BAJA, mientras que la puerta permanece en 3.3   V. El VGS se eleva por encima del umbral y el MOS-FET se convierte en   conductible. Ahora la línea de bus de la sección “Voltaje más alto” también es   bajado a un nivel BAJO por el dispositivo de 3.3 V a través de la conducción   MOS-FET. Así que las líneas de autobús de ambas secciones se vuelven BAJAS al mismo tiempo   nivel de voltaje.

     

Estado 3. Un dispositivo de 5 V baja la línea de autobús a un nivel BAJO. A través del diodo de drenaje-sustrato del MOS-FET, la sección "Bajo voltaje"   está en primera instancia bajada hasta que VGS pasa el umbral y   El MOS-FET se convierte en conductor. Ahora la línea de autobús de la "Baja"   La sección de "voltaje" se reduce aún más a un nivel BAJO de 5 V   Dispositivo a través de la conducción MOS-FET. Así que las líneas de autobús de ambas secciones.   Vuélvase BAJO al mismo nivel de voltaje.

    
respondido por el rem

Lea otras preguntas en las etiquetas