¿Cuándo necesito usar un IC de búfer de reloj?

No habrá ningún problema (a excepción de la potencia y el costo adicionales) si utiliza un búfer de fanout de reloj en este diseño, pero dudo que realmente lo necesite .

Debido a que todos sus DAC están ubicados a una distancia de 5 pulgadas entre sí, debería estar bien con un solo búfer de recepción al final del cable plano. El abanico de salida del búfer de recepción puede ser una estrella con terminación de serie de fuente para cada línea de abanico de salida, como en la respuesta de apalopohapa, o una cadena de margarita con una terminación de división en el extremo lejano. La terminación dividida sería un agente de recuperación a tierra y uno a Vcc, proporcionando un equivalente de Thevenin de R0 a VCC / 2. R0 coincidiría con la impedancia nominal de su línea de transmisión, dependiendo de la geometría de su pista. El uso de una impedancia característica de 50 ohmios es común, pero ahorrará energía si usa un valor más alto como 75 o 100 ohmios.

Con un máximo de 5 pulgadas entre DAC, estaría hablando de una diferencia de hasta 1 ns en los tiempos de actualización entre los DAC, fuera de un período de muestreo de 8 ns. La diferencia de tiempo sería muy repetible con el tiempo y la temperatura porque solo depende de la longitud de la pista entre los chips.

N.B. Recuerde que, sin embargo, si almacena en búfer su señal de reloj, también querrá almacenar en búfer sus señales de datos para gestionar su retraso y mantener la muestra y el amp; tiempos de espera en las entradas DAC.

Puede colocar una resistencia R ohm (reemplace R con la impedancia característica de su traza) en serie por cada abanico de reloj, "lo más cerca posible" del pin en el fpga (y no use la serie interna resistencia que ofrecen algunos fpgas). De esta manera, las reflexiones de cada nodo morirán al regresar a la fuente y no causarán disparos dobles en las otras entradas.