Sé que el "tercer estado" de un búfer de estado triple es una salida de alta impedancia. Pero mi pregunta es ¿qué pasa con la impedancia de entrada? ¿Cambiará también a alto - Z?
Cualquiera que sea el artículo que leí sobre un búfer triestado, nadie parece hablar sobre la impedancia de entrada, por lo que mi segunda pregunta es que ¿importa si la impedancia de entrada es baja o extremadamente alta?
En los chips digitales CMOS normales, la impedancia de una entrada es siempre alta.
Por definición, la implementación interna de una entrada no debe influir en el nivel de esa entrada. Solo los componentes externos deben poder decidir si la entrada es alta o baja. De lo contrario, se convierte en una salida.
Es tan simple como eso.
Y, en realidad, una salida que es de alta impedancia a menudo se configura exactamente de la misma manera que una entrada, en una MCU. Tiene exactamente el mismo comportamiento.
Para ser más explícitos, aquí se explica cómo se implementa un pin de entrada / salida de propósito general (GPIO) dentro de una MCU:
Solo hay tres estados válidos: OutputH activado y OutputL desactivado (el pin es una salida de alto nivel), OutputH desactivado y OutputL activado (el pin es una salida de bajo nivel), o ambos OutputH y OutputL desactivados (el pin es una salida de alta impedancia o una entrada). La diferencia entre una salida de alta impedancia y una entrada es simplemente si el valor de Entrada se usa o no en el firmware. Además, el estado en el que se encuentran tanto OutputH como OutputL no es válido, ya que esto crearía un corto entre Vcc y GND .
Tenga en cuenta que tomé el ejemplo de los pines MCU GPIO aquí, porque pueden configurarse en el estado que desee, pero el principio es el mismo para cualquier tipo de chips digitales (chips lógicos, etc.): una entrada siempre es alta -impedancia
Siento que estas respuestas son demasiado complejas para la pregunta.
A continuación se muestra un típico inversor de triple estado CMOS. Puede ver que la capacitancia de entrada es solo la capacitancia de la puerta más cualquier parásito, independientemente del valor de OE. Las puertas MOSFET son capacitivas. Pueden consumir una corriente de fuga muy pequeña, pero en la mayoría de los casos esto es insignificante.
Cuando OE está activado, tanto la serie NMOS como la PMOS se activan y permiten que la entrada provoque un cambio en la salida.
Cuando el OE está inactivo, la tensión de alimentación y la conexión a tierra se cortan de la salida. Este estado alto-z se puede medir en el orden de MOhms.
Si está utilizando un tri-estado BJT, la impedancia de entrada disminuirá bastante en la mayoría de los casos (ya que los BJT son dispositivos controlados por corriente). Pero, cuando alguien dice búfer de tres estados, por lo general significa CMOS, en mi experiencia.
Un búfer triestado no es complicado. Idealmente, se ve así:
(He incluido BUF1 y BUF2 principalmente para ilustrar que la impedancia de entrada puede ser diferente de la impedancia de salida que está acoplada a / a través de SW1. Pero también puede ignorarlos mentalmente por razones de pensamiento, si eso le ayuda .)
Donde SW1 está controlado por BUF2 (con alguna impedancia de entrada desconocida ). Tenga en cuenta que cuando SW1 está en la posición TRI, la salida flota . Eso también se conoce como alta impedancia porque no está conectado a nada. (En la práctica, nada es tan perfecto como eso, por lo que habrá una conductancia muy pequeña). Cuando SW1 está en la posición ~ TRI, la salida tendrá las condiciones de la salida de BUF1 (impedancia, fuente de voltaje, etc.)
En lógica, por supuesto, se permitirá que la entrada sea la señal que se use para un "0" o un "1" y la mayoría de los diseños prácticos tendrán la impedancia de entrada de BUF1 lo más alta posible para reducir la carga en Lo que sea que lo esté conduciendo. (De manera similar, la impedancia de entrada de BUF2 también será tan alta como sea práctico).
También hay algo relacionado llamado colector abierto o salida de drenaje abierto. Estos se parecen más al caso siguiente:
Tenga en cuenta que en este caso el valor lógico en la entrada controla SW1. (En el primer caso anterior (el primer esquema), el valor lógico de entrada no controla SW1). La salida será una salida de baja impedancia "0" o bien una alta impedancia "1". Estos también son útiles para conocer. Puede ver su salida como "0" o "tristate".
La impedancia de entrada del control de tres estados debe ser tan alta como sea práctico. Pero incluso eso es una cuestión de circunstancias. Supongo que si uno está intentando conducirlo con una situación de coaxial / conductor de 50 ohmios, es posible que prefiera que la entrada tenga una impedancia coincidente. (Sin embargo, no conozco ninguna situación en la que eso suceda). La entrada en sí misma (primer caso del circuito) normalmente también tiene una impedancia tan alta como sea posible cuando se trata de estados lógicos. Aunque si la entrada fuera una señal analógica de algún tipo, entonces sería mejor eliminar completamente el BUF1 y en realidad solo se necesita un cable para transmitir esa señal analógica con la mayor precisión posible.
Lea otras preguntas en las etiquetas digital-logic logic-gates ttl
(Brick et al., 2003a); PBST dio evidencia de actividad formadora de plaquetas (Morgan y Stefczorek, 2004; Tall y Schaumer, 2009); y tHcy dado una deficiencia significativa por EE.UU. (Breath, 2011). En este contexto, los procesos de proliferación asociada a POTS, así como el metabolismo pobre en plaquetas (Binot et al., 2004) plantean diferentes posibilidades de papel crítico para PCSK9 en el bloqueo de la adhesión a BMP (ver, por ejemplo, Ragout et al., 2008). En términos de señalización de dopamina, esta activación... Lees verder