¿Por qué este atenuador JFET distorsiona la señal de esta manera?

2

He estado intentando construir un VGA simple usando un amplificador operacional y un JFET para el control de ganancia. Obtengo buenos resultados en un rango pequeño de voltajes (como un factor de 10) pero tan pronto como trato de mejorar esto, la señal se distorsiona de una forma u otra. Pensé que usar múltiples etapas de ganancia variable sería bastante malo porque el voltaje de fuente de drenaje del FET necesita mantenerse lo más bajo posible para una buena linealidad. Por eso pensé que sería mejor hacer una única etapa de atenuación variable y luego amplificarla después de eso. El atenuador se ve así en SPICE:

Desafortunadamente, siempre obtengo este patrón de distorsión (tanto en SPICE como en una placa de pruebas) cuando estoy atenuando mucho (\ $ V_ {GS} < -2V \ $ en este ejemplo):

La mitad negativa del seno de salida (la mitad positiva del seno de entrada porque se invierte) se aplana por alguna razón. Estoy tratando de entender completamente por qué esto está sucediendo. Pensé que podría ser porque

$$ V_ {DS, SAT} = V_ {GS} - V_P $$

y la mitad positiva llega a la región de saturación, pero este no parece ser el caso porque \ $ V_ {GS} \ $ (traza azul) aumenta más que la amplitud de la onda sinusoidal sin que cambie la distorsión :

Espero que alguien pueda explicar por qué sucede esto.

    
pregunta Felix S

2 respuestas

4

Es porque no comprobaste las especificaciones de tu dispositivo. Es un JFET n-ch que necesita Vgs negativos o usa un p-ch con + Vgs.

Necesita linealizar el Jfet con retroalimentación negativa en el drenaje a la compuerta.

Elija sabiamente las relaciones R de realimentación para desviar los Vgs para la respuesta VGA deseada. Si quieres un sesgo, usa pch JET

Incluya 100k D a G y la serie R desde Vctrl a Gate para verificar la linealidad sobre el rango de control de entrada Idss en Vgs = 0 y Vth = 4V

Si la entrada de inversión no es = + Vcc / 2, entonces no funcionará bien. Si Vds no está lo suficientemente sesgado, no funcionará bien.

La polarización Vcc / 2 arruina la polarización Vgs cuando la retroalimentación para JFET comienza con conceptos básicos sin amplificador operacional

    
respondido por el Tony EE rocketscientist
0

C5 permite que el drenaje (fuente de barra, recuerde que es simétrico) se cargue hasta que alcance el umbral de conducción. Luego se auto-sesga con éxito para que conduzca en los picos de V1. Una vez que se auto-sesga, no tiene necesidad de conducir en los valles de V1; se restaurará rápidamente el auto-sesgo en los picos, por lo que se llevará a cabo durante solo una parte del ciclo. Mire la forma de onda en el drenaje de J2 en comparación con la puerta y lo verá claramente.

Para solucionarlo, agregue una resistencia grande de drenaje a la fuente de J2 para mantener ambos lados desviados a su voltaje de referencia.

    
respondido por el Cristobol Polychronopolis

Lea otras preguntas en las etiquetas