Algunos antecedentes: tengo un pequeño proyecto de pasatiempo en ejecución que básicamente conecta un mcu ARM de 64 pines (el STM32F405RGT6) a un códec estéreo (un TI PCM3010) a través de la interfaz I2S. Estoy obteniendo el reloj maestro para el bus I2S de la MCU (la serie stm32f4 aparentemente tiene un PLL para este propósito), que funciona a 12.288 MHz (256 veces la frecuencia de muestreo, que en este caso es 48kHz). El reloj de bits y las respectivas líneas de entrada / salida de datos se ejecutan a aproximadamente 3 MHz. Actualmente estoy buscando enrutar el diseño en una placa de 2 capas, ya que realmente no tiene una gran cantidad de E / S. Hasta ahora he podido ubicar el códec literalmente justo al lado de la MCU, de modo que las longitudes de rastreo de los pines respectivos son de 3 a 13 mm de longitud (y, como ventaja, las mitades analógicas / digitales están bien segmentadas). El plano de tierra no está roto, excepto cuando tengo que usar una vía para la línea de datos.
Ahora para la pregunta real; ¿Es incluso necesario terminar las líneas de transmisión con una cierta longitud? He visto en algunas publicaciones que este es un caso (ya que en usted no tiene que terminar nada), pero ¿por qué esto es exactamente? Sé que realmente depende de la tasa de borde (y la impedancia de origen / destino / rastreo), pero ¿obtendría algún beneficio al hacerlo de todos modos? Debido a la disposición del chip de códec, sería posible terminar en serie las líneas, pero en realidad solo alejándolas, e introduciendo más vías y planos de terreno en la ecuación. Me doy cuenta de que este es un tipo de diseño de baja velocidad / velocidad de borde y podría salirme adelante al encaminar el tablero con los ojos cerrados, ¡pero en realidad me gustaría diseñar algo correctamente por una vez!