¿Cuáles son las diferencias entre los relojes con búfer / sin búfer en un FPGA Virtex-6?
¿Cuáles son las diferencias entre los relojes con búfer / sin búfer en un FPGA Virtex-6?
Los FPGA tienen árboles de reloj pre-colocados y pre-enrutados con el fin de entregar relojes de gran fanout a grandes partes del FPGA con poca inclinación. Este es un reloj con búfer, y es la forma normal de usar un reloj en un diseño. Estas redes son controladas por una de las primitivas de búfer de reloj (BUFG, BUFGMUX, BUFGCE, etc.). Hay un número limitado de relojes con búfer global, pero también hay relojes regionales que se pueden usar para bloques síncronos más pequeños.
Un reloj sin búfer sería un reloj que se enruta a través del tejido, de la misma manera que se enrutan las redes de diseño. Estas redes tienen mucho retraso y no deben usarse para relojes a menos que haya una buena razón. El uso de ellos para los relojes casi con toda seguridad dará lugar a violaciones de tiempo de espera que las herramientas pueden o no pueden limpiar.