Construya una ROM de 8k X 32 con 2k X 8 ROM chips y cualquier otro adicional Componentes requeridos. Muestre cómo la dirección y las líneas de datos de la ROM 8k X 32 construida son conectado a los chips 2k X 8.
Intenté resolverlo, pero no estoy seguro si obtuve la respuesta correcta. ¿Alguien podría revisar mi dibujo y corregirme?
Este es un problema de dos pasos.
Primer paso:
Combine sus ROM de 2k x 8 en una ROM de 2k x 32 (requiere 4 x 2k x 8 ICs de ROM por unidad de 2k x 32)). Las entradas de dirección serán comunes y deberán conectarse en paralelo. Las salidas de datos se mantienen separadas para las 32 líneas requeridas. No olvide que también hay líneas de control, generalmente un chip habilitado y una línea de lectura (generalmente activa BAJA), pero verifique las especificaciones.
Segundopaso
EstoimplicalacombinacióndecuatrounidadesROM"2k x 32 bit". Las líneas de dirección de entrada (A0 - A10) están conectadas en paralelo. Las líneas de DATOS DE SALIDA también están conectadas en paralelo. Esto solo deja el problema de las líneas de control. La línea de LECTURA es simplemente común, ya que desea que la ROM emita los datos con una única señal de "lectura". Las líneas CHIP ENABLE se utilizan como una señal de DIRECCIÓN adicional para garantizar que solo se dirija UN bloque de 2k x 32 bits en un momento dado. Tenemos las direcciones de entrada A11 y A12 para proporcionar la dirección completa de 8K para la ROM. Necesitamos agregar un decodificador de 2 a 4 líneas para convertir estas líneas de dirección a las selecciones CHIP ENABLE.
Necesitas hacer esto en dos pasos. Paso 1: tome cuatro ROM de 2k por 8 y conecte en paralelo las líneas de dirección y la salida permite crear una ROM de 2k por 32. Paso 2: Tome cuatro de estos circuitos ROM de 2k por 32, conecte en paralelo sus direcciones y líneas de datos, y conecte sus habilitaciones de salida a la salida de un decodificador. La entrada del decodificador son las dos líneas de dirección alta restantes y la salida habilitada para toda la ROM 8k-by-32.
No, tienes varios problemas.
Para una memoria de 8k por 32, ¿cuántas líneas de dirección debe haber y cuántas líneas de datos paralelas debe haber?
Al construir una memoria de 8k por 32, ¿cuántas memorias individuales de 2k por 8 deben combinarse?
¿Cuántas de las 2k-by-8 memorias deberían estar habilitadas en un momento dado? ¿Cómo determinas cuáles deberían estar habilitados?
¿Cuántas líneas de dirección deben ir a cada una de las 2k por 8 memorias?
Use 2:4 Decoder y 16 2kx8 ROM de la manera 4x4 . es decir, para cada línea de decodificador habilitará 4 el número de 2kx8 ROM estará habilitado.
Lea otras preguntas en las etiquetas digital-logic design rom