Depende de qué tan lejos esté el controlador LVDS de su FPGA y del tiempo de subida de la señal (tenga en cuenta que no es la tasa de conmutación)
Si la traza es mayor que ~ 1/10 de la longitud eléctrica (tiempo de subida / retardo de propagación), entonces es probable que tenga que mirar el control de la impedancia y la terminación con una traza de cierta anchura sobre un plano del suelo (microstrip) o entre planos (stripline)
Si es menor que esto (es decir, su controlador LVDS está lo suficientemente cerca del FPGA), entonces debería estar bien.
Un retardo de propagación típico para microstrip (una traza sobre un plano de tierra) podría ser 150ps / in. Entonces, si su tiempo de subida es, digamos, 1500ps, entonces su longitud eléctrica es 1500/150 = 10in. Por lo tanto, una traza de más de 1 pulgada deberá considerarse (algunos dirían que 1/6 de la longitud eléctrica o 1.6in, vea la nota de NI)
Por lo general, solo terminará en la fuente, ya que las reflexiones solo "rebotarán" una vez, y el consumo de energía será menor que con otras técnicas. Puede hacer esto con una resistencia en serie igual a la diferencia entre la impedancia de salida del controlador y la impedancia característica de su traza. Por lo tanto, si su controlador tiene una impedancia de salida de 20 ohmios, su resistencia en serie será de 30 ohmios (suponiendo una traza de 50 ohmios; tenga en cuenta que la impedancia puede cambiar un poco dependiendo del estado lógico)
Los modelos IBIS y la ayuda de simulación, y SPICE puede modelar una línea de transmisión básica. Es posible que desee jugar con una configuración sencilla basada en las notas a continuación en SPICE para tener una idea de ello.
Hay muchas otras formas de abordar esto, y mucho más que lo descrito anteriormente. Aquí hay algunas notas de aplicación decentes sobre la terminación:
Terminaciones de línea de transmisión - UltraCAD
Alta Pautas de diseño de velocidad - TI
Terminación adecuada para E / S digital de alta velocidad - NI
retraso de propagación de FR4