Protección de un bus de 1.2V

2

Por lo general, coloco un diodo de TVS en todos mis rieles de energía como práctica estándar para proteger contra los eventos de ESD. Estoy usando un FPGA en un diseño por primera vez y estoy descubriendo que no puedo obtener un TVS con un voltaje de separación inverso de 1.2V para proteger el voltaje central de FPGA. Las únicas opciones de cierre que pude encontrar fueron estas dos:

Retención de 1,0 V (¿demasiado baja?), desglose de 1,5 V: enlace

Retención de 1.5V, ruptura de 4.8V (probablemente inútil dado el voltaje máximo absoluto de 1.32V en el FPGA?): enlace

¿Puedo salirme con la parte de retención de 1.0V? ¿Hay una mejor manera de proteger un riel eléctrico a este bajo voltaje?

    
pregunta Joe Baker

2 respuestas

3

Aquí está el dispositivo: -

Sobrelabasedeestatabla,diríaquefuncionarábienconunafuentedealimentaciónde1.2voltios:solotomará1.5mAenunafuentedealimentaciónde1.5voltios,porloqueconunafuentede1.2voltios,lacorrienteapenasdeberíavalerlapenapreocuparsepor.

Lamentablemente,lahojadedatosparecetenerunaomisión:lafigura1nopareceestarincluida.

  

¿Hayunamejormaneradeprotegerunrieleléctricoaestemínimo?  voltaje?

Probablementehayypodríaserunprotectordepalanca.DebetenerencuentalosefectosdelacapacitanciadistribuidaensulíneadealimentaciónyeltipodeeventoESDquerecibesuplaca.DeberíapoderhacerunmodeloLTSpicebásicotantoparaelevento(modelodelcuerpohumano)comoparalacapacitanciadelaplacaylainductanciadistribuida.Elmodelodelcuerpohumanousualmentecaeengrupos:-

No puedo decirle cuál elegir como típico para su evento ESD, debe decidir eso pero, cuando lo haga, simulará el límite que se carga a 4kV o 8kV (se necesita su investigación aquí), haga una simulación conecte a su capacitancia distribuida (separada por la inductancia de PCB) y vea qué voltaje máximo obtiene.

Está buscando que no haya un aumento de voltaje que dañe algo o, si esto no es posible, está buscando que la velocidad de aumento sea lo suficientemente lenta para que un circuito de palanca pueda comenzar a funcionar (en conjunción con su TVS).

Es probable que tengas un riel de 3V3 o superior, así que algo que supervise el riel y comience a funcionar por encima de 2V para activar un MOSFET (o SCR) para bloquear el suministro es una opción que vale la pena considerar.

    
respondido por el Andy aka
3

Tienes razón en que no encontrarás una solución ESD / TVS convencional en estos bajos voltajes. Lo que he hecho en el pasado es usar un MOSFET "analógico" como el ALD11193 que presenta un voltaje de encendido muy preciso para activar un MOSFET de palanca de alta corriente. Cuando se activa el MOSFET de precisión, se activará el transistor convencional de mayor potencia y se abrochará el riel a GND.

Esto protegerá contra los transitorios del riel de alimentación (filtre la entrada de la puerta en consecuencia), pero no será suficiente para la protección contra ESD; como han dicho otros, es posible que desee asegurarse de que esas E / S pasan a través de los cambiadores de nivel o las resistencias en serie.

Aquí hay un enlace a una nota de la aplicación sobre las piezas ALD: enlace

    
respondido por el Krunal Desai

Lea otras preguntas en las etiquetas