Adicionar con aspecto de llevar - ¿qué sucede con el bit de carga?

Navega tus respuestas
3

Reconstruí y traté de entender por diversión y aprendiendo el circuito que se puede ver aquí en la segunda página: Enlace . Básicamente, se trata de un sumador de 4 bits de lectura anticipada, pero hay una cosa que no puedo entender. Si habrá 1111 y el bit de acarreo será 1, parece que no hay manera de pasar un acarreo a la siguiente unidad. Activar y desactivar el bit de acarreo es irrelevante para la salida (me refiero a la información de salida sobre el acarreo). Tal vez me esté perdiendo algo / lo haya recreado mal o haya algo de lógica en la unidad "carry output", cualquiera podría explicarlo y mostrar cómo deberían ser las conexiones entre ese tipo de sumadores. :)

Puede descargar este circuito recreado en CEDAR Logic Simulator Aquí .

Saludos!

    
pregunta Łukasz Zaroda

1 respuesta

2

La entrada de acarreo para cada subunidad sumadora (marcada con "PFA") se encuentra en la parte inferior del esquema de la subunidad. Se inyecta a través de la subunidad de acarreo de ondulación, que se duplica para cada unidad sumadora.

Ahora veo cuál es el problema.

La razón por la que el CLC tiene salidas G y P es para conectarse en cascada a otro CLC, de modo que los transportes de orden superior se puedan mirar hacia adelante (¿lookaheaded?). Sin embargo:

  

Si solo hay cuatro bits en el sumador, entonces el   el circuito lógico utilizado para C 1 se puede usar para generar C 4 a partir de estas dos salidas; lo haremos   más adelante, consulte el bloque lógico C 1 como OC (Output Carry) para generar la salida   llevar desde un sumador, en este caso, C 4 .

Por lo tanto, necesita duplicar las puertas AND y OR en el LSb del CLC para obtener C 4 de G 0-3 y P 0-3 .

    
respondido por el Ignacio Vazquez-Abrams

Lea otras preguntas en las etiquetas

Eagle No se puede hacer una anotación posterior ¿Qué certificaciones se necesitan para los dispositivos GPS / GSM en AirPort?