¿Cuáles son los árboles NAND a los que se refieren las hojas de datos de Ethernet?

Aquí hay un enlace a un documento de TI que describe un árbol NAND prueba.

Básicamente, el chip conecta todos los pines a una serie de compuertas NAND. Al conducir todas las entradas bajas, la salida es alta. Ahora, manejas las entradas individualmente altas. Si las conexiones internas del pin son buenas, la salida bajará.

Esto le permite probar todos los pines usando solo una salida.

El mecanismo funciona bastante como JRE explicó. Sin embargo, el propósito es verificar las conexiones de soldadura EXTERNAS, no las conexiones internas. Normalmente se usa junto con la exploración de límites JTAG. El equipo de prueba de producción utiliza JTAG para tomar el control directo de los pines de E / S de los procesadores, luego, utilizando JTAG, habilitan el modo de prueba en el PHY, y escanea todas las conexiones entre la CPU y el PHY.

Una alternativa al árbol NAND lo aborda para tener soporte JTAG directamente en el PHY. Cuando los PHY tenían 48 pines, esto es exactamente lo que hicieron. Pero JTAG requiere 4 pines dedicados, que simplemente no pueden permitirse en los PHY súper miniaturizados de 24 o 32 pines.