Dudo mucho que estés haciendo algo más complicado que la CPU Alpha 21064, por lo que dudo mucho que realmente necesites más que 3 capas de interconexión de metal que fue utilizada por esa CPU.
Parece que piensas que todos los diseñadores de chips utilizan arbitrariamente las capas que quieran usar esta semana, y luego la fab hace lo que sea necesario para que eso suceda.
En teoría, sí: una fábrica podría en teoría aceptar un diseño de chip que requiera 9 capas de interconexión de metal más unos cuantos diseños de chip que requieran menos capas, y la fábrica podría insertar más o menos automáticamente vías y metal para pasar señales a través de las capas "omitidas" de los chips más simples hasta la capa superior de la almohadilla de unión, y fabrique todos esos diseños en la misma oblea.
En la práctica, lo que sucede es que el diseñador de chips (como un diseñador de PCB) pregunta a la fábrica cuáles son sus capacidades y las reglas de diseño para ese proceso.
Por lo general, una fábrica tiene algunos procesos diferentes, cada uno con su propia línea de producción.
Un proceso es menos costoso y simple con pocas capas y transistores grandes y lentos.
Otro proceso es el más caro, con más capas (pero aún con muchas menos capas que la fábrica de AMD) y anchos de línea más pequeños que se pueden usar para fabricar transistores más rápidos.
A menudo no hay un "mejor" proceso; hay un proceso de alta velocidad que no puede manejar altos voltajes; hay un proceso separado de alto voltaje que es realmente lento; etc.
La línea de producción ya se ha configurado con un cierto número de capas de un tipo específico.
Si desea más o diferentes capas, tiene que ir a una línea de producción diferente.
Si un chip tiene que ser de alta velocidad, alto voltaje y alta densidad, incluso si cada uno está dentro de las capacidades de una u otra de las líneas de producción de la fábrica, todavía corremos el riesgo de no poder fabricar su chip en absoluto porque ninguno de las líneas disponibles puede manejar esa combinación específica.
El diseñador de chips (como un diseñador de PCB) elige un proceso incluso antes de comenzar a colocar el chip y se esfuerza por mantener el diseño dentro de las capacidades y reglas de diseño de ese proceso.
Si el diseñador de chips encuentra que el chip realmente no necesita todas las capacidades de ese proceso, entonces el diseñador de chips agrega manualmente las vías y el metal para pasar las señales a través de las capas "omitidas".
(Y mientras tanto, considera seriamente cambiar a un proceso de menor costo).
Sería bueno si simplemente pudieras descargar esa información de capacidad del sitio web de fab.
Pero en la práctica, el diseñador de chips debe firmar un acuerdo de confidencialidad (CDA) y trabajar con un profesor universitario que ya sabe cómo guiar a los diseñadores de chips de los estudiantes a través del proceso.
Entonces, por ejemplo,
Europractice requiere la firma de un acuerdo de confidencialidad (NDA), completar una solicitud y devuélvelo a reenviar (!), etc., etc.
Entonces, por ejemplo, la página I3T80 disponible a través de MOSIS describe cómo obtener el capacidades y reglas de diseño para ese proceso: obtenga una cuenta con MOSIS; Firmar un acuerdo de confidencialidad, etc., etc.
Ese proceso es uno de los procesos de fundición estándar en On Semicondustor que publica I3T80: 0.35 um Hoja de datos de la tecnología de proceso .