Lógica del circuito del transistor de diodo

2

Así que he estado investigando un poco en DTL (Diode Transistor Logic) y comencé a hacer algunos problemas, pero el problema con el que tropecé me da un poco de dolor de cabeza.

El problema real dado es

  

Dado un circuito DTL en la imagen, determine la función lógica del   circuito y el valor mínimo de resistencia \ $ R_ {Cmax} \ $ en el   área del colector del transistor de modo que el transistor de salida es   saturado. Parámetros conocidos: \ $ \ beta_ {min} = 50 \ $, \ $ \ beta = 100 \ $,   \ $ V_ {CC} = 5V \ $, \ $ V_ {BET} = 0.5V \ $, \ $ V_ {BES} = 0.7V \ $,   \ $ V_ {BE} = V_D = 0.6V \ $, \ $ V_ {CES} = 0.2V \ $

Los datos proporcionados son vagos, por lo que supongo

  • \ $ V_ {BES} \ $ - voltaje de emisor de base de los transistores en modo de saturación
  • \ $ V_ {BE} \ $ - voltaje de emisor de base de los transistores
  • \ $ V_D \ $ - caída de voltaje en los diodos
  • \ $ V_ {CES} \ $ - voltaje del emisor del colector en saturación

En cuanto al circuito lógico, no puedo hacer que ninguna lógica lógica funcione. Tampoco puedo ver el propósito del diodo entre los dos transistores. En cuanto a los cálculos en sí mismos, elimino los diodos de entrada e intento resolver el circuito. El circuito en sí no parece demasiado difícil, pero no estoy seguro de cuál es la resistencia requerida. Además, ¿cuál es el propósito de \ $ \ beta_ {min} \ $ aquí?

    
pregunta Transcendental

2 respuestas

6

Mira los siguientes dos esquemas. A la izquierda es donde no está presente ninguna de las entradas, o bien todas son altas y sus diodos no conducen. A la derecha es donde uno o más de los diodos de entrada están conduciendo. He proporcionado algunos voltajes y corrientes para observar, y también una explicación de por qué \ $ R_1 \ $ está presente.

Me he tomado el tiempo aquí para reorganizar el esquema un poco. La razón central es que quería establecer los cuatro diodos de una manera que pueda ayudarte a ver qué está sucediendo y por qué \ $ D_1 \ $ está ahí. El motivo quedará claro cuando veamos el esquema de la derecha (no es importante para el de la izquierda).

simular este circuito : esquema creado usando CircuitLab

A la izquierda, ninguno de los diodos de entrada está conduciendo. Por lo tanto, la base de \ $ Q_1 \ $ se retira y requerirá una pequeña corriente de base (y, por lo tanto, una pequeña caída de voltaje en \ $ R_4 \ $.) El voltaje en la base de \ $ Q_1 \ $ se resuelve al trabajar hacia arriba desde el emisor de \ $ Q_2 \ $, que está en \ $ 0V \ $. Dado que ambos BJT están activados (solo siga la ruta de \ $ R_3 \ $ y a \ $ R_4 \ $, a través del emisor de base de \ $ Q_1 \ $, a través de \ $ D_1 \ $, y luego a través del emisor de base de \ $ Q_2 \ $) la base de \ $ Q_2 \ $ se extenderá a aproximadamente \ $ 750mV \ $ o menos. \ $ D_1 \ $ agregará otro \ $ 700mV \ $ o menos. Luego, el emisor de base de \ $ Q_2 \ $ agrega otro ... tal vez \ $ 700mV \ $ a eso. Obtuve alrededor de \ $ 2.15V \ $, pero probablemente será un poco menos que eso, ya que estimé los voltajes un poco.) Esto significa que aproximadamente \ $ 1.6mA \ $ se precipitarán a través de \ $ R_3 \ $, casi todos los cuales deben pasar por el colector de \ $ Q_1 \ $. La pequeña corriente de base necesaria para \ $ Q_1 \ $ dejará una pequeña caída de voltaje en \ $ R_4 \ $. Pero no mucho.

Todo esto significa que \ $ Q_2 \ $ se convertirá en saturación dura con aproximadamente \ $ 1.6mA \ $ en su emisor de base. La salida podrá hundirse hasta aproximadamente 10-20 veces más. Lo que significa que puede hundirse mucho. Puede ser necesario, como pronto verá (en cuanto a por qué) en el esquema correcto.

En el esquema de la derecha, uno o más de los diodos se colocan "hacia abajo". Su valor de voltaje en el extremo del cátodo será cercano a cero, pero he permitido algunos cientos de milivoltios allí y lo he llamado "LO". Así, el ánodo de estos diodos se bajará cerca del suelo. Esto significa que \ $ R_3 \ $ y \ $ R_4 \ $ ahora forman un divisor y deberán hundir aproximadamente \ $ 1mA \ $ en esos diodos.

(Es por eso que mencioné que el esquema de la izquierda puede necesitar una buena cantidad de corriente. Si cada circuito bajo por el esquema de la izquierda necesita hundir \ $ 1mA \ $, entonces la conducción de 5 entradas tendría que hundirse \ $ 5mA \ $, etc. Se acumula rápidamente.)

Ahora, en el esquema de la derecha, puede ver que con la base de \ $ Q_1 \ $ configurada en tal vez hasta \ $ 1V \ $, sería posible que la base de \ $ Q_2 \ $ esté en un punto intermedio entre \ $ 1V \ $ y \ $ 0V \ $. Si hubiera \ $ 500mV \ $ cada uno, digamos, entonces ambos transistores aún podrían estar ENCENDIDOS. Esto NO sería bueno. Entonces \ $ D_1 \ $ se inserta allí para ASEGURARSE de absorber suficiente voltaje para asegurar que las uniones de emisor de base combinadas de \ $ Q_1 \ $ y \ $ Q_2 \ $ no puedan ver mucho voltaje restante para compartir. Lejos, demasiado poco para hacer cualquier daño, de todos modos.

Supongamos que todavía hay una corriente muy pequeña allí. Sólo como un si-si. Bueno, esta pequeña corriente presentará una caída muy pequeña en \ $ R_1 \ $ y, por lo tanto, la base de \ $ Q_2 \ $ seguirá estando prácticamente en \ $ 0V \ $ y sólidamente OFF. Incluso si \ $ Q_1 \ $ es todavía ligeramente conductor, no activará \ $ Q_2 \ $. Entonces, en efecto, \ $ Q_1 \ $ y \ $ Q_2 \ $ estarán APAGADOS y esto permite que \ $ R_2 \ $ suba la salida a \ $ V_ {CC} \ $.

El circuito correcto no puede generar mucha corriente, ya que \ $ R_2 \ $ es todo lo que hay para eso. Pero afortunadamente, cuando los diodos están apagados, no necesitan mucho. Así que eso también funciona bien.

    
respondido por el jonk
1

Intentaré hacer algo que no sea tan habitual en este foro: revelar la idea básica, la filosofía detrás de esta clase de compuertas lógicas BJT (DTL y TTL) para analizar los detalles específicos del circuito. Hablando figurativamente, intentaré "mostrar el bosque por los árboles" :)

OMI, la idea principal en todas estas implementaciones es desviar la corriente que fluye a través de un elemento de diodo conectando en paralelo otro elemento de diodo con un voltaje de umbral más bajo . El beneficio de esta "auto-conmutación" actual (redirección, desvío o dirección), es la transición rápida ya que: primero, la corriente se cambia muy bruscamente; en segundo lugar, la tensión a través de los elementos conectados en paralelo casi no cambia (las capacidades parásitas no se recargan). Puede observar este truco de circuito de forma atractiva conectando un LED rojo de 1.5V en paralelo a un LED verde de 2.5V.

En el circuito DTL clásico, el "elemento" de diodo de umbral alto se implementa conectando en serie tres elementos de diodo: dos diodos y una unión de emisor de base, que tienen un umbral de voltaje total de 3 x 0.7V = 2.1V. Cuando al menos uno de los diodos de entrada (VF = 0.7V) se conecta en paralelo a esta red de diodos, desvía toda la corriente de la red a través de sí misma.

En la puerta DTL modificada, discutida aquí, uno de los diodos se reemplaza por la unión base-emisor de otro transistor (Q1). Como resultado, las corrientes de entrada (dibujadas a través de D2 - D4) pueden ser pequeñas, y la corriente de base Q2 puede ser grande.

Pero en la solución del circuito, que se muestra en la pregunta, hay una conexión impar: la resistencia de base de Q1 de Q1 está conectada al colector de Q1 en lugar de a VCC como es de esperar. ¿Por qué?

De esta manera, se introduce una retroalimentación negativa paralela (como en el caso de la parte de entrada del espejo de corriente simple). Como resultado, cuando todos los voltajes de entrada son altos ("1" lógico), y los diodos de entrada están cortados, el voltaje del colector-emisor del Q1 nunca será menor que 0.7V ... Q1 nunca se saturará ... y se cortará rápidamente cuando al menos una entrada se convierta en "0" (carga base pequeña) ...

Cuando al menos una entrada se convierte en "0" ... ¿Esto no te recuerda la función OR?

La paradoja aquí es que realmente los diodos de entrada están conectados en paralelo entre sí (y en la última parte de la puerta) lo que es típico para la puerta de diodo OR. Pero están invertidos implementando así una función lógica AND (de acuerdo con las leyes de Morgan). He considerado este truco en la siguiente pregunta de ResearchGate:

    

respondido por el Circuit fantasist

Lea otras preguntas en las etiquetas