¿El archivo de registro está hecho desde SRAM?

Lo implementarán de manera tal que use el mínimo número de transistores posible y al mismo tiempo cumpla con los objetivos de rendimiento. Para los microprocesadores, esto generalmente significa que, sí, será una forma de SRAM / latches. Estoy siendo ambiguo porque hay muchas formas diferentes de implementar latches. La única razón por la que no llamaría a la SRAM y encierra lo mismo es que están optimizados para un rendimiento diferente y que afectan sutilmente el diseño del transistor. Pero puede diseñar y diseñar todo el diseño utilizando solo cierres para todo.

Además, la mayoría de los flujos lógicos y el diseño en microprocesadores utilizan esquemas de doble reloj basados en latch por razones de rendimiento y temporización. Por lo tanto, los pestillos son abundantes en la biblioteca celular.

Hay procesos disponibles que integran DRAM con la lógica estándar, pero estos tienden a no utilizarse en microprocesadores debido a problemas de costo y rendimiento (debido a la complejidad de los pasos adicionales del proceso)

¿Es el mismo material? - Sí, todo está en el mismo sustrato de Si, la pregunta debería ser si es la misma biblioteca de células. Sí.

Una memoria SRAM que tiene muchos kilobytes o megabytes de tamaño generalmente se construirá de tal manera que minimice el área de superficie por bit. Un diseño típico tendrá celdas de memoria dispuestas en una cuadrícula. Cada celda de memoria tendrá cuatro transistores para mantener cada bit, y dos transistores de "acceso habilitado" para conectar cada bit a los buses normales e invertidos que se utilizan para escribir y leer. Normalmente, todos los transistores de "habilitación de acceso" en una fila se conmutarán juntos, y todas las celdas de memoria en una columna estarán vinculadas a los mismos dos buses. El efecto neto es que, en un momento dado, solo se pueden leer o escribir las celdas de memoria en una sola fila seleccionada.

Los archivos de registro son generalmente pequeños en comparación. El archivo de registro ARM probablemente se encuentre alrededor de 200 bits (128 para el archivo de registro principal, pero también algunas partes de varios registros de sombra). Reducir la huella física de cada bit de memoria es mucho menos importante que maximizar su velocidad. Como mínimo, debería ser posible leer dos registros seleccionados arbitrariamente mientras se escribe un tercero. También debería ser posible leer simultáneamente el valor de un registro y escribir un nuevo valor en ese registro, con la garantía de que la operación de escritura no afectará el valor visto por la lectura simultánea. Una SRAM de diseño convencional no podrá hacer esas cosas. En su lugar, los archivos de registro a menudo se construyen utilizando flops discretos, flops o latches con habilitación cableada o lógica de multiplexación. Es probable que los diseñadores de chips coloquen los archivos de registro en algún tipo de disposición en mosaico, en lugar de distribuir los circuitos de cada bit de forma independiente, pero desde un punto de vista funcional, los bits de un archivo de registro se implementarán utilizando muchos más circuitos para cada bit de lo que sería típico en una matriz SRAM.