Añadido: Los puntos planteados se están abordando. Se han dejado más y ordenado como ejemplo de cosas a considerar y que ahora se han considerado. Se agregó un comentario de cambio de nivel PFET al final.
[Este comentario es para cualquiera que siga esto, NO como una traza de edición].
Parece que estás intentando y tienes una idea general de lo que se necesita, pero, sin pretenderlo, el circuito muestra varios signos de una gran falta de diseño. Debe pensar las cosas con MUCHO más cuidado. Los detalles finos no pueden ser vistos hasta que no obtenga los detalles básicos del circuito correctos. Como se muestra, no funcionará en absoluto por varias razones importantes.
La polaridad del variador está mal: el IC se puede configurar como un convertidor reductor, pero como se muestra, el variador de salida tiene la polaridad incorrecta si utiliza un interruptor de lado alto del canal P y una tensión incorrecta. columpio si usa un interruptor de lado alto de canal N - vea a continuación. Si utiliza un MOSFET de canal P (que sería normal aquí), la unidad de salida necesita un inversor. Como se muestra, no funcionará.
Se necesita un traductor de nivel en el controlador: Si ejecuta el IC fuera de un suministro de 12 V (y Vdd máx = 15 V), entonces el controlador de inversión que aún no tiene también necesita nivelar el traductor como el MOSFET es de lado alto y la unidad de compuerta debe ir a 30 V o lo que sea para apagar MOSFET. Si bien las direcciones también aseguran que no se supere el MOSFET Vgs max al conducir.
FET es de tipo incorrecto El MOSFET es lo suficientemente bueno, PERO es el canal N (como corresponde a la topología incorrecta que está usando). Un MOSFET de canal N PODRÍA usarse allí, pero la compuerta tendría que manejarse por encima del riel V + y necesitaría un suministro de unidad de compuerta. Lo más habitual es utilizar un MOSFET de canal P como interruptor
Diodo de salida El diodo de salida es muy bueno pero es "excesivo". La tensión máxima alta conduce también a una tensión de operación directa superior a la necesaria. Probablemente pueda obtener un poco más de eficiencia de un extremo a otro con un Schottky de menor voltaje.
De un vistazo sin verter los detalles, el IC parece competente y debería ser capaz de una buena eficiencia como regulador de dólar. Espero que un 90-95% sea alcanzable una vez que el circuito sea correcto.
Conduciendo alto PFET.
Vin max = 32 V (especificado).
Vdd Ic = 12V (especificado por el usuario) o 15V abs máx.
PFET tendrá un Vgs max. Por encima de eso tienes humo mágico.
Como la fuente PFET está conectada a Vin +, Vgs se mide en relación a Vin +.
La compuerta PFET se puede conducir bajo ABAJO Vin + por Vgsmax, idealmente un poco menos.
Los FET que no son FET lógicos a menudo tienen Vgsmax de 20 a 25V.
La mayoría de los FET están totalmente "mejorados" (es decir, están totalmente activados) en el momento en que tienen Vgs = 12V; consulte las curvas para el FET de su elección.
Vamos a configurar Vgs max actual = -12V relativo a Vin +.
Esto significa que cuando Vin + = 32V, Vgs puede variar desde aproximadamente 32V (FET está apagado) a 32-12 = 20V (FET es difícil).
PERO el voltaje de excitación disponible en IC = 0-12 V aproximadamente.
Así que definitivamente se necesita un cambio de nivel.
