Rastreo que cruza el plano de potencia dividido

La respuesta rápida:

Cualquier señal que cruce una división en el plano de tierra O de potencia es mala. Cuanto mayor sea la velocidad de conmutación (y más rápidos sean los bordes de la señal), peores serán los efectos.

La respuesta larga:

Cuando dices: "Proporcionaré una ruta de retorno de corriente sólida en el plano de tierra (puente entre digital y analógico) para que las corrientes de retorno no sean un problema", o no entiendes los problemas, o no lo hice. No entiendo su declaración. La razón por la que digo esto es que no se puede tener una "ruta de retorno de corriente sólida" y aún tener un plano dividido. Tiene que haber algo de falta de solidez allí.

Las corrientes de retorno fluirán en el plano de tierra O más cercano a la señal. Entonces, en su caso, si su señal está en la capa superior, entonces las corrientes de retorno estarán en su capa de tierra. Pero si su señal está en la capa inferior, las corrientes de retorno estarán en la capa de potencia. Para la mayoría de las señales de velocidad media a alta, la corriente de retorno seguirá la traza de la señal y no tomará el camino más corto. Para decirlo de otra manera, las corrientes de retorno intentarán minimizar el "área de bucle".

Si su señal cambia de abajo hacia arriba (o viceversa), las corrientes de retorno también cambiarán, fluyendo a través de una tapa de desacoplamiento. Esta es la razón por la cual es importante esparcir tapas de desacoplamiento en todo el PCB, incluso cuando está demasiado lejos de un chip para hacer una diferencia en la potencia.

Minimizar el área del bucle es fundamental para la integridad de la señal, minimizar el EMI y reducir los efectos de ESD.

Si su señal atraviesa una división en el plano de potencia / tierra, entonces las corrientes de retorno se ven obligadas a tomar un desvío. En algunos casos, este desvío puede aumentar el área de bucle en 2x o incluso 10x! La forma más simple y mejor de evitar esto es no transmitir una señal a través de una división.

Algunas placas tienen planos analógicos y digitales combinados, o en algunos sistemas tienen múltiples rieles de alimentación. Aquí hay una lista de cosas que podrían ayudar en estas circunstancias:

1. Para cosas como relojes o líneas de datos activas, realmente no quieres cruzar una división. Algunos enrutamientos de PCB creativos son la mejor solución, aunque a veces solo tiene que tener un plano analógico / digital combinado en lugar de dividirlo.

2. Para señales de baja velocidad, o señales que son en su mayoría DC, puede cruzar una división pero tenga cuidado y sea selectivo al respecto. Si puede, reduzca la velocidad de borde usando una resistencia y tal vez una tapa. Por lo general, la resistencia estaría físicamente uniendo la división.

3. Se pueden usar elementos como resistencias de 0 ohmios, o tapas, para proporcionar una ruta de retorno de señal entre dos planos. Por ejemplo, si una señal salta la división, puede ayudar agregar un límite entre los dos planos cerca de la señal. Pero tenga cuidado, si esto no se hace bien, podría negar cualquier efecto positivo de tener una división en primer lugar (I.E., evitando que el ruido digital pase al plano analógico). Lo bueno de usar tapas o resistencias de 0 ohmios para esto es que le permite jugar con el diseño después de que se haya realizado el PCB. Siempre puedes rellenar o desempaquetar partes para ver qué sucede.

Si bien muchos diseños de PCB implicarán algún tipo de compromiso, intente no hacerlo a menos que sea absolutamente necesario. Tendrás menos dolores de cabeza y perderás menos cabello al hacer eso.

También debo señalar que ignoré completamente el tema de los cambios de impedancia debidos a la división y lo que eso significaría. Si bien es importante, no es tan importante como minimizar el área de bucle y esas cosas. Y entender el área del bucle es mucho más fácil que entender cómo los cambios de impedancia afectarán la integridad de la señal.

Tengo que echar un poco de sabiduría convencional a la acera. Al menos para las tarjetas de RF que he hecho, he encontrado que el rendimiento mejora al no tener una base dividida para analógico y digital. En su lugar, el uso de un plano de tierra sólido y los flujos de tierra para mantener una ruta de baja inductancia / baja resistencia a un solo nodo de tierra unificada ha funcionado mejor para los tipos de productos que he hecho, principalmente tamaño pequeño (portátil) y RF pesado (receptores) y transmisores en el rango de 500 MHz y superiores.

Por lo general, no uso planos de energía, ya que no se necesita mucho ancho de trazado para dejar caer cualquier caída de voltaje de infrarrojos de rastreo en el rango de microvoltios, y prefiero quedarme allí.

Sólo otro enfoque.

Uno podría preguntarse: ¿por qué una señal de reloj entra en la región analógica? Tal vez necesite gerrymander sus aviones para llevar terreno digital a los lados digitales de su DAC / ADC (supongo que 'lo que está pasando aquí).

Los relojes no deben pasar por vías. Hay un precio de inductancia y capacitancia que pagas cuando usas vías y, a medida que aumenta la frecuencia de tu reloj, eventualmente te morderá. También fuerza las corrientes de retorno del reloj a través de una tapa de desacoplamiento. Realmente es una buena práctica mantener el reloj en una sola capa.

Esto se suma a los consejos anteriores.

Dependiendo de la velocidad del reloj y su enrutamiento, esperaría que pudiera beneficiarse al pasarlo a través de un dispositivo en el límite de los dos planos, cuya entrada es relativa al plano digital y la salida del cual Es relativo al plano analógico. Si el reloj se usa para muchos propósitos, también puede incluirlo allí para que solo los pulsos de reloj que realmente eran relevantes para el ADC pasen a través del límite.

Enrutar su reloj a través de planos de potencia divididos tendrá un impacto negativo. Como algunos otros han mencionado, es mejor usar un plano de tierra sólido y dividir su enrutamiento analógico y digital para mantenerlos aislados. Me preocuparía EMI si su reloj se desplaza sobre un plano dividido (parece una antena de ranura) y es posible que desee considerar cambiar de terminación de serie a paralelo para su línea de reloj.

No estoy diciendo que no se pueda cruzar planos divididos en este tipo de configuración, pero debes tener cuidado y entender que habrá un riesgo involucrado de que no puedas cuantificar fácilmente.

Si va a mantener su diseño como está, me gustaría que en algunas notas de aplicaciones de usuarios de ADC como Analog Devices (o su chip de proveedor de ADC) viera qué recomendaciones tienen para hacer este tipo de diseño de plano dividido .

Lamentablemente, los campos eléctricos empujarán los electrones para explorar TODOS rutas de retorno posibles, proporcionales a la conductancia (susceptancia, para señales de CA).

Sí, se preferirán algunos caminos porque tienen una impedancia más baja. Pero algunos electrones seguirán tomando otros caminos, porque esos otros caminos existen.

En frecuencias muy por encima de la Frecuencia de la Piel (5MHz para 35 micras 1 onza / pie ^ 2), los electrones no tienen tiempo para penetrar la lámina, y (en su mayoría) permanecen en un lado. A 20MHz, tiene 2 SkinDepths, o 2 * 8.9dB = 18dB de reducción (casi 10: 1). A 80MHz, tiene 4 SkinDepths, o 4 * 8.9dB = 36dB de reducción (casi 180: 1). A 320MHz (quizás 1nanosegundos bordes), tiene 8 SkinDepths o 8 * 8.9dB = 72dB de reducción (más de 30,000: 1).

Note que TODAVÍA HAY MOVIMIENTO de electrones a través de la lámina, hacia el lado opuesto a su rastro del agresor. Todavía hay una I * R en ese lado "tranquilo" del avión.