Diseño de PCB para datos rápidos

2

Estoy intentando conectar varios componentes (los mismos componentes) a una salida FPGA. El FPGA se ejecuta a 30Mhz y transmite un reloj y datos en líneas conectadas a estos componentes similares.

Cada componente está ubicado a una distancia diferente del FPGA, donde el más corto es de 10 mm y el más largo es de 300 mm

  1. Cuando la diferencia es de 290 mm y la frecuencia es de 30 MHz, ¿debo preocuparme de que una señal llegue antes que la otra?
  2. ¿Existe una regla general o una forma de calcular cuál es la diferencia máxima en distancias que se permite para una frecuencia de señal específica?
  3. ¿Debería la traza ser más gruesa o más delgada para datos rápidos? va a hacer 8 mil?

El PCB es flexible de 2 capas, sin pliegues en ángulo recto, cobre 1OZ, la señal puede ser de 3.3V o 5.0V

Gilad.

    
pregunta Gilad

2 respuestas

7
  
  • Cuando la diferencia es de 290 mm y la frecuencia es de 30 MHz, ¿debo preocuparme de que una señal llegue antes que la otra?
  •   
  • ¿Existe una regla general o una forma de calcular cuál es la diferencia máxima en distancias que se permite para una frecuencia de señal específica?
  •   

La velocidad de propagación viene dada aproximadamente por la constante dieléctrica del material de su pcb

$$ v \ approx \ frac {c} {\ sqrt {\ epsilon_r}} $$

(En realidad será un poco más alto porque parte de la señal viaja en el aire en lugar de en la PCB)

Para FR4, \ $ \ epsilon_r \ $ es aproximadamente 4.5 (+/- 0.5). Para material flexible, deberá revisar la hoja de datos de su material.

La diferencia en el tiempo de llegada es solo la diferencia en la longitud del trazado dividida por la velocidad.

Y la regla de oro en un diseño digital es que necesita satisfacer los tiempos de configuración y retención para toda la lógica a la que está enviando señales. En algunos casos, es posible que también deba mantener sus relojes sincronizados entre los diferentes componentes de carga, pero eso es un requisito específico del diseño.

  

¿La traza debe ser más gruesa o más delgada para datos rápidos? lo hará 8mil?

Para 30 MHz con una longitud de traza máxima de 300 mm, el ancho de traza no es crítico.

P.S.

Para este diseño, si no tiene ningún requisito especial de sincronización, prefiero minimizar la capacitancia total de la traza al ejecutar una única pista que se acerca a las 7 cargas, y hacer un stub corto para cada carga, en lugar de tener talones muy largos que conducen a las cargas desde el punto de origen.

P.P.S.

Su longitud de onda y longitud de traza están en el ámbito de la necesidad de preocuparse por las emisiones irradiadas si planea usar o vender esto en los Estados Unidos o Europa. Asegúrese de tener una ruta de retorno bien definida para cada ruta de señal, y recuerde que las distancias críticas para fines de EMI están más relacionadas con los tiempos de subida y caída de la señal que con la frecuencia de repetición.

    
respondido por el The Photon
1

Sigue los buenos consejos de The Photon, pero también agregaré:

  • Use resistencias de terminación en serie al final de cada código auxiliar más cercano al dispositivo esclavo. El valor recomendado suele ser 22-100R.
  • Lea las instrucciones de configuración relevantes para su FPGA; Xilinx (por ejemplo) explica detalladamente cómo enrutar de forma segura y confiable las señales para su implementación JTAG. Ese consejo debe ser generalmente aplicable a cualquier transferencia sincrónica de alta velocidad.
  • Use señalización diferencial si puede; las señales diferenciales correctamente enrutadas son mucho, mucho menos propensas a causar o estar sujetas a interferencias.
respondido por el markt

Lea otras preguntas en las etiquetas