filtro anti-aliasing ADC

Debe asegurarse de que el ruido del alias sea lo suficientemente bajo de una forma u otra.

Mencionas que la señal es de onda cuadrada de 1 kHz, pero luego dices que solo te interesa el "voltaje de CC estático". Los que están juntos no tienen sentido. Asumiré que desea medir los niveles superior e inferior de esta onda cuadrada.

Lo primero que debes hacer es decidir qué tan rápido puedes muestrear. Los problemas de alias se reducen con una mayor frecuencia de muestreo. Usted dice que A / D puede hacer una frecuencia de muestreo de 250 kHz, pero no ha dicho si el sistema al que está conectado puede hacer eso. En cualquier caso, eso es mucho más de lo que necesita.

Pruebe dos polos de R, C ordinario, con un filtrado de aproximadamente 10 kHz o menos. Si muestrea a 250 kHz, entonces las únicas señales por encima de 125 kHz causarán un alias. Estos se atenuarán aproximadamente 12.5 ² = 156.

Solo puede responder la cantidad de contenido de frecuencia que habrá por encima de 125 kHz, y si atenuar eso en 156 (44 dB) es lo suficientemente bueno. Por su descripción, supongo que sí. Si no estás seguro, lanza otro polo a 10 kHz o algo así.

En general, solo desea realizar un filtrado suficiente en analógico para reducir el ruido de alias a niveles aceptables. Si desea encontrar algún "promedio" o lo que sea, hágalo digitalmente después del muestreo. Los filtros digitales no sufren inexactitudes debido a las variaciones de las piezas, la temperatura o el comportamiento no lineal de las piezas.

Para el filtro digital, debe decidir qué tiempo de ajuste desea. Filtre la secuencia de muestra para que un paso se establezca dentro de su tiempo máximo permitido dentro de su error máximo permitido.

Sí, siempre necesita un filtro de suavizado

  

Sólo me interesa el "voltaje de CC estático"

Que dice explícitamente "hey, quiero un paso bajo" (para dejar pasar solo las frecuencias muy bajas, es decir, "el voltaje promedio).

La frecuencia de corte depende de la frecuencia con la que opere el ADC, simplemente porque puede hacer 250kS / s no significa que tenga para correr a 250 kHz. Tendrá que controlar los instantes de muestreo conduciendo el pin CNV usted mismo, por ejemplo. con tu MCU.

Pero sí, ya que parece que solo está en frecuencias muy bajas, vaya a una frecuencia de corte muy baja: cuanto más baja sea esa frecuencia de corte, menor será la energía de ruido en su señal.

Por lo tanto, el diseño de ese filtro no se definirá realmente solo por la frecuencia de corte, sino también por la atenuación de la banda de detención (que puede ser importante para usted, pero no sé nada sobre su fuente de señal, aparte de está en un rango donde piezas simples de conductor pueden actuar como antena e introducir voltajes con una magnitud de voltaje comparable). Y, por supuesto, por viabilidad técnica, un paso bajo de 10F / 100MΩ RC es una cosa terriblemente difícil de construir :)

EDIT : como señaló Pipe, el ADC viene con un LPF conmutado seleccionable monopolar incorporado. Podría bastar, incluso más, ya que la tabla 11 de la hoja de datos dice que puede configurarlo a la cuarta parte del ancho de banda. Sin embargo, tenga en cuenta que "menos ancho de banda significa menos potencia de ruido" todavía se aplica; ¡Realmente depende de qué señal mire si esto es suficiente o no!

EDIT : como un tipo de radio definido por software¹, solo puedo decir: avanza y vota a favor de la respuesta de Olin. Está diciendo lo correcto: un filtro digital es más fácil de implementar y mucho menos problemático que uno analógico.

Por supuesto, aún debe asegurarse de no tener alias en su señal digital; no hay nada que un filtro digital pueda hacer al respecto una vez que sucedió. Sin embargo, eso solo significa que necesita una fuerte supresión de banda de parada por encima de \ $ \ frac {f_ {muestra}} 2 \ $, no un corte muy por debajo de eso. Es solo un hecho matemático que los filtros no pueden tener una transición infinitamente aguda desde la banda de paso a la de parada, por lo que, naturalmente, elegiría uno que tenga una frecuencia de corte sólidamente por debajo del límite de nyquist. Pero eso nuevamente enfatiza el hecho de que la frecuencia de corte no es el parámetro de diseño más crítico aquí, es la supresión de frecuencias por encima del límite de nyquist que podría estar presente en su señal, y que generalmente también es una función de cuán "ideal" puede asumir. Tus componentes serán.

Por ejemplo: si estarías construyendo un filtro RC de corte muy bajo, podrías tener la tentación de usar condensadores muy grandes, pero estos a menudo tienen un ESR alto.

Medir un cambio de paso a 16 bits requiere 16 * 6/9 = 11 constantes de tiempo de asentamiento. Más detallado, esto es $$ bits * (6db / bit) / (9dB / neper) $$ Una vez que se produce el asentamiento, el ADC puede tomar una muestra; vamos a asignar 10uS para eso.

¿Cuál es nuestro presupuesto? 1 kHz / 2 = 500 uS / paso; 500uS - 10uS = 490uS para la liquidación de 11 Tau; nuestro Tau más largo permitido es 40 + uS; o 25,000 radianes / segundos; divide por 2pi y el F3dB es ~~ 4KHz.

Con un filtro de paso bajo de 4KHz, tiene una reducción de la frecuencia alta y una medición precisa de la onda cuadrada de 1KHz, pero debe cronometrar el borde de conversión de inicio del ADC a 10uS antes del borde de 1 kHz.

Aquí está el modelo de su sistema: 300mvpp, amplificado por genérico opamp 13X, en ADC de 16 bits. Inserté 10 mV de 60 Hz y 120 Hz en el Interferer de la fuente de alimentación de las Gárgolas, y sorprendo que la basura de la fuente de alimentación limite su medición a 15,2 bits. Pero tu ruido térmico también es alto. Sin embargo, Vquant establece el piso.

Utilicé la hoja de trabajo ADC genérica para evaluar los requisitos de liquidación.