¿Qué protocolo de comunicación coincide este pinout? DATAP, DATAN, CLKP, CLKN, CLKSEL

Hay entradas diferenciales (CLKP es la fase positiva, CLKN es la fase negativa). Las señales diferenciales se utilizan a menudo en circuitos de alta velocidad, para mejorar la inmunidad al ruido y reducir el giro de la señal.

Los valores de configuración y retención son los requisitos de tiempo entre el reloj y los datos. Esto no tiene nada que ver con el protocolo, justo cuando los datos deben ser estables alrededor del borde del reloj activo.

Este controlador es totalmente independiente del protocolo. Simplemente convierte un flujo de bits en serie en niveles de unidad para el láser. El protocolo sucede manera en sentido ascendente.

Sospecho que tienes un serio estudio por delante antes de poder hacer que esto funcione ...

Parece que es solo un flip-flop con entradas diferenciales.

Cada señal se considera alta cuando 'P' > 'N' y baja de lo contrario. El dispositivo actualiza los "datos" en el flanco ascendente del reloj. El tiempo de configuración es el período de tiempo mínimo que los datos deben ser estables antes de ese borde ascendente, y el tiempo de espera es el tiempo mínimo que se debe mantener estable después del borde.

CLKSEL te permite omitir esto. Si CLKSEL es alto, se utiliza la temporización. Si es bajo, parece que los datos solo van directamente al diodo.

Bueno, la parte está claramente configurada para LVDS acoplado en CA o tal vez lógica PECL, y obviamente la velocidad de línea tendrá que satisfacer los tiempos de configuración y retención relativos al borde del reloj si el modo cronometrado está en uso.

El hecho de que se requiera el acoplamiento de CA significa que necesitará usar alguna codificación de línea con toda probabilidad, 8b10 o similar para evitar grandes desplazamientos de CC, no haga lo que hace SDI por ejemplo y termine con patologías con secuencias largas de 1 o 0, provoca desplazamientos de CC tanto en la línea RX como en el bucle ALC, además de dificultar la recuperación del reloj.

Aparte de eso, la cosa es completamente independiente del protocolo, depende de usted qué patrones de bits lo envíe.

Normalmente esperaría manejar este tipo de dispositivo desde una salida LVDS (Señalización diferencial de bajo voltaje) desde un dispositivo como un FPGA o ASIC para SONET, etc. Descripción general de LVDS .