¿Cuál es la frecuencia de reloj de 10Gb ethernet?

Navega tus respuestas
2

Estoy trabajando con un FPGA que hace 10Gb ethernet. Según tengo entendido, en el nivel PHY la frecuencia del reloj es de 322.265625 MHz para un bus de 32 bits de ancho, pero en el nivel MAC, la frecuencia del reloj es de 156.25 MHz para un bus de 64 bits de ancho. El diagrama aquí muestra las diversas frecuencias.

Lo extraño es que 156.25 * 2 no es igual a 322.265625.

¿Cómo pueden funcionar el PHY y el MAC a velocidades fundamentalmente diferentes? ¿Cuál es la ventaja de cambiar los relojes (especialmente que hay pérdidas de latencia en la transición del dominio del reloj)? ¿La PHY no recibirá los datos más rápido de lo que puede enviar al MAC?

    
pregunta Randomblue

2 respuestas

9

10 Gb Ethernet utiliza una subcapa de codificación física que pone 66 bits en el cable por cada 64 bits de datos de carga útil.

El reloj de referencia de 322.265625 MHz es simplemente la velocidad binaria agregada de cable (10.3125 GHz) dividida por 32.

La velocidad de reloj de la carga útil de 156.25 MHz es simplemente la velocidad de bits del cable dividida por 66.

    
respondido por el Dave Tweed
1

No estoy seguro de por qué crees que el Altera 10GB MAC se ejecuta a velocidades "fundamentalmente diferentes" a la PHY. El Altera MAC es un dominio de reloj único. Se ejecuta en la salida de reloj recuperada de 156.25 Mhz impulsada desde el Megacore Phy BaseR de 10GB.

El 10GB Base-R PHY tiene un reloj de velocidad de bits de alambre y los relojes post-serdes de velocidad de tejido, en la proporción explicada por Dave.

    
respondido por el shuckc

Lea otras preguntas en las etiquetas

¿Cómo identificar los códigos IC? ¿No se documentan las opciones de pull-up / pull-up para STM32F103?