Leyendo hojas de datos y aplicando la Ley de Ohm

Navega tus respuestas
2

Tengo un CPLD que quiere + 3.3v y tiene una corriente máxima permitida por pin de 8ma. Necesito suministrar una señal de reloj. El oscilador que seleccioné acepta 5v y genera niveles de 5v-ish . Me resulta difícil internalizar las hojas de datos del CPLD y el oscilador.

Ahora, la hoja de datos del oscilador dice que para mi velocidad de reloj (1MHz), normalmente le gusta 10ma ( Corriente de suministro, típica ). Lo que significa que mientras 10ma estén disponibles a 5v ( Supply Voltage, typical ) vamos a tener mucha diversión.

Aquí es donde me confundo. Dado que la salida del oscilador es de hasta 4.5v ( Niveles de voltaje de salida ) y esto excede los 3.3v requeridos por el CPLD, necesito agregar una resistencia. Pero no sé cuál debería ser la corriente.

Decidí arbitrariamente que permitiré que 4ma alcance el CPLD. Esto evitará que el humo salga de ella. El oscilador generará 16ma ( Corriente de salida ), así que creo que esto no es un problema. Ohmios: 

(4.5v-3.3v) = .004R
1.2v = .004a * R
1.2v/.004a = R
300 ohms = R

Por lo tanto, una resistencia de 300 ohmios entre la salida del oscilador y el pin del reloj del CPLD evitará dañar el CPLD al limitar la corriente y reducir la tensión a los límites requeridos por el CPLD.

P1: ¿Algo de esto tiene sentido?

P2: Supongo que cuando la hoja de datos dice que la corriente de salida para "1" es -16ma, esto significa que source 16ma. ¿Por qué la hoja de datos del oscilador dice que el "0" actual del oscilador es 16ma? Habría esperado 0.

EDITAR -

Wow, gracias por la gran respuesta. Buscaré un reloj compatible con 3.3v. En retrospectiva, es solo una mejor idea, me sorprende que agregar una resistencia sea tan problemático. Parece que se usan con frecuencia en circuitos digitales.

Circuito de referencia ... aquí está la hoja de datos para el CPLD . No he visto un circuito de referencia como tal. Sin embargo (¡chico, soy un tonto!) Tengo una placa de desarrollo 3 'de mi parte que tiene un oscilador con "8.000 G MEC AL8GS" estampado en la lata. (Supongo que ese es el oscilador. Parece uno. La otra cosa cercana es un pequeño chip Atmel de algún tipo que sospecho que está relacionado con la programación de JTAG).

Edit 2: no estoy casado con ninguna marca o tipo de oscilador en particular; Para mis propósitos, un reloj de baja frecuencia está bien. Creo que cualquier cosa sobre 500KHz estaría bien. ¡De vuelta a DigiKey y Mouser!

    
pregunta Tony Ennis

3 respuestas

4

Le recomiendo encarecidamente que encuentre el diseño de referencia para el CPLD y, si es posible, vuelva a crearlo e incluso use los mismos componentes. La razón por la que las compañías proporcionan esto es porque quieren que comiences a usar su dispositivo y, a menos que tengas algunos requisitos exóticos, por lo general funciona.

No proporcionó la hoja de datos para el CPLD o el nombre, pero puedo decirle que debe elegir otro oscilador que sea compatible con 3.3V. Los CPLD normalmente no funcionan a 5 V y esto probablemente violará las especificaciones en la hoja de datos. Como dije anteriormente, seleccionar lo mismo que en el diseño de referencia (o buscar cualquier otra placa que use el mismo chip en línea y ver qué está usando) será lo mejor. Tratar de reducir el nivel de señal del oscilador es una muy mala idea porque introducirás todo tipo de problemas, como capacitancia, frecuencias, ruido, etc., que son muy malos, malos, malos. Incluso solo el uso de resistencias presentará problemas que pueden hacer que el CPLD funcione mal debido a toda la capacitancia y quizás a la carga.

Debe asegurarse de que la fuente de alimentación que tiene pueda proporcionar suficiente corriente para el peor de los casos de CPLD. Desde mi experiencia con los FPGA, las corrientes de irrupción son muy grandes y rápidas, y usted debe planificar para esto. Una vez más, la recomendación es usar lo que sea que use un diseño de referencia y quizás ajustar según sea necesario.

    
respondido por el Gustavo Litovsky
3

CTS ahora crea un MX045LV idéntico que se especificó para 3.3V pero no aparece en el sitio de DK en este momento.

Comparando estas especificaciones con los MX045 parecen ser idénticos excepto que se pueden configurar para ordenar de 1 ~ 108 MHz vs. 1 ~ 50 MHz para la serie LV. Esto es normal, ya que los voltajes más bajos también reducen la velocidad máxima del inversor, pero su elección es la mínima, por lo que su Oscilador estándar de 5V puede funcionar bien a 3.3V. No lo especifican de esta manera, ya que afecta a su hoja de datos universal de 1 ~ 108 MHz y puede complicarla para mostrar una frecuencia decreciente por escala de voltaje. Pero puedo decirle la lógica CMOS estándar para 74HCUB04 las puertas del inversor más comúnmente utilizadas en este tipo de trabajo de oscilador. de 2 ~ 6V a 1MHz.

Tienes 3 opciones;

  1. Pruebe OSC desde 5V hacia abajo cerca de 2V para detectar ondulaciones en la salida y acepte para su uso a 3.3V (llame al departamento de asistencia técnica de la fábrica para confirmar si debe hacerlo)
  2. Use un divisor de resistencia para la salida CMOS utilizando una carga total de 1 ~ 2 mA para reducir el rango de 3 ~ 3.3V. 5V / 1.5mA = 3K3 y 3.3 / 5.0 = 66%, así que elija 1K1 y 2K2 a tierra. La constante de tiempo RC para la entrada de reloj de CPLD Ref. Capítulo 5 p4 especificaciones indica que la entrada es de 8 pF. por lo tanto, el tiempo de subida será Rs * Cin ~ 5nS, por lo que no hay riesgo de ralentizar los bordes ondulados. y 4.5Vmax Spec en realidad dará como resultado una entrada de 3.0V para Vmax, lo cual está bien.
  3. Ordene la parte o muestra de LV de CTS.
respondido por el Tony EE rocketscientist
3

¿Su CPLD usa señales lógicas de 3.3V pero eligió un oscilador de 5V? Eso no tiene sentido. Su problema básico es que eligió el oscilador equivocado. Consigue uno que funcione con 3.3V. Luego puede conectar su salida directamente al CPLD.

En cuanto a los requisitos actuales. La hoja de datos le indica qué puede manejar el oscilador y aún así proporcionar una señal dentro de sus otras especificaciones. No describió el CPLD, pero lo más probable es que su entrada de reloj sea una entrada digital CMOS normal, que tiene una impedancia muy alta. No dibujará en ningún lugar cerca de lo que el oscilador puede emitir. No es necesario intentar limitar la corriente en la entrada de CPLD de alguna manera. La entrada de CPLD solo atraerá una pequeña cantidad en primer lugar.

Obtenga un oscilador de 3.3 V y conecte su salida directamente a la entrada de reloj CPLD sin partes adicionales, y todo estará bien. No olvide la tapa de derivación entre la potencia del oscilador y los pines a tierra.

    
respondido por el Olin Lathrop

Lea otras preguntas en las etiquetas

actualización remota de firmware Esquema más barato de adaptador / programador iButton (1 cable)