sesgo del punto medio del amplificador MOSFET

Navega tus respuestas
2

Tengo un diseño de amplificador MOSFET simple y quiero configurar el drenaje Q1 en la mitad de VDD0 para la polarización de punto medio.

Se puede lograr ajustando durante la simulación con una resistencia variable en el divisor R2-R3, pero necesito calcular el divisor con ecuaciones. Sé que para la polarización del punto medio necesito que la caída de voltaje de R1 sea la mitad de VDD0. Esto determinará la I d actual. Para eso I d actual necesito configurar correctamente V gs . Para eso necesito I d, on , valor K y V th de ese transistor MOSFET. Su uso desde la hoja de datos será muy aproximado. ¿Cómo puedo crear el esquema adicional para medir Id en , K y V th ? ¿O sale otra solución?

ElesquemaparalamedidaIdvsVgs

ModeloMOSFETmultisim:

Amplificadormodificado:

CálculosdeMathCad:

    
pregunta MaxMil

2 respuestas

3

Mueva el extremo superior de R2 al drenaje y calcule el divisor de voltaje para obtener aproximadamente el voltaje de retención cuando el voltaje en el drenaje es el deseado. Esto no es exacto, pero definitivamente es mejor que sin ningún comentario. Una resistencia R2 lo suficientemente grande hace que la retroalimentación de CA probablemente no deseada sea despreciable.

    
respondido por el user287001
7

Las propiedades de los MOSFET varían mucho, lo que hace que esta configuración sea muy impredecible, el nivel de CC en la salida variará en casi todo, incluida la temperatura. Por lo tanto, incluso si conociera los Vgs que necesita y los aplique, el nivel de CC de salida se alejará debido a los cambios de temperatura.

Además, debido a la ganancia de voltaje del circuito, un pequeño cambio en Vgs dará como resultado un cambio mucho mayor en la salida.

En general, esto no va a funcionar muy bien.

Lo que necesita es una retroalimentación de CC o una calibración.

Esto es lo que quiero decir con una configuración de calibración:

simular este circuito : esquema creado usando CircuitLab

Usted (o un programa) mediría el voltaje de CC en la salida y luego ajustaría Vcal de manera que la salida alcance el voltaje de CC deseado.

Esto es incómodo, ¿hay alguna forma más fácil?

Sí, hay:

simular este circuito

Aquí el opamp compara el voltaje de referencia de Vdd / 2 (creado por R3 y R4) con una versión filtrada (eliminando la señal, R5 y C2 hacen esto) del voltaje de salida. Eso es lo mismo que el nivel de DC. La salida controla la tensión de CC en la compuerta del NMOS y la hace tal que Vout (DC) = Vref = Vdd / 2

Esto es lo que los diseñadores de circuitos llaman retroalimentación de DC.

¿No debería utilizar la entrada del opamp para el voltaje de salida?

No, utilicé a propósito la entrada + del opamp para detectar el voltaje de salida ya que ya existe una inversión en el bucle debido al circuito NMOS.

    
respondido por el Bimpelrekkie

Lea otras preguntas en las etiquetas

Si la luz es una onda EM, ¿por qué las antenas no las detectan? Forma de onda de tensión de red en el osciloscopio