Implementación de una puerta NOT con dos transistores - ¿Por qué no uno?

... porque para representar el 0 lógico necesitas (cerca de) 0 voltios y no solo una salida flotante.

Además de las respuestas anteriores, la puerta NO PUEDE implementarse utilizando un MOSFET y una resistencia:

^{simular este circuito : esquema creado usando CircuitLab}

Pero el problema aquí es la corriente que fluirá constantemente mientras que In es alto. El transistor se realizará entonces, cerrando efectivamente el circuito con una corriente de alrededor de \ $ V (1) / R_1 \ $.

En realidad, se utilizan ambas variedades, dos transistores y uno de transistores (aunque este último no es el modo en que se dibujaron).

El primero se llama push-pull [tótem también llamado pullup activo], y el segundo se llama drenaje abierto.

Las salidas push-pull pueden ser de origen (suministro Vcc) y salidas hundidas (tierra). El drenaje abierto solo puede hundir salidas. El suministro de Vcc debe provenir de otro lugar (generalmente una resistencia de pull-up).

El 74HC04, con seis inversores, es un ejemplo de salidas push-pull. El 74HC05, también con seis inversores, es un ejemplo de salidas de drenaje abierto.

Aquí está la etapa de salida de cada inversor en el 74HC05:

Cuando la entrada está molida, la salida está flotando. Cuando la entrada es alta, la salida está conectada a tierra.

Hay dos aplicaciones comunes de salidas de drenaje abierto:

1) Conectando más de una salida a la misma línea. Esto se llama un OR cableado. Por ejemplo, puede tener un pin de restablecimiento normalmente alto en un dispositivo, que se restablece desde un pin del microcontrolador y otra fuente, por ejemplo, un botón pulsador. El pin de reinicio está atado alto con una resistencia de pull-up. El microcontrolador está configurado como una salida de drenaje abierto. El pulsador está atado al suelo cuando se empuja. Si el microcontrolador lleva su salida a 0, o se presiona el botón, el dispositivo se reiniciará.

2) Dispositivos de control conectados a diferentes voltajes de alimentación. Supongamos que tiene un relé que requiere 20 mA, pero un voltaje de 5 voltios. Pero la salida de su microcontrolador solo puede hacer que los pines alcancen el voltaje de su fuente de alimentación (VCC) de 3.3v. Con una salida de drenaje abierto, puede conectar un lado del relé a 5 V y el otro al pin de salida del microcontrolador. Cuando la salida del microcontrolador es 1, no pasa nada (nuevamente, actúa como si el pin estuviera desconectado). Cuando se establece en 0, se conecta a tierra el lado inferior del relé, completando el circuito y operando el relé.

En tu ejemplo, ¿qué hace que la salida descienda a tierra? Esencialmente, cuando el PFET está desactivado, quedará con la señal de salida flotando. Si se requiere que se accione otra compuerta lógica, por ejemplo, no será capaz de acumular corriente para descargar ninguna capacitancia parásita de la siguiente etapa.

CMOS es lo que se conoce como 'lógica completamente restaurada' porque tiene dos transistores que pueden tirar a los rieles de alimentación opuestos, lo que significa que los niveles de voltaje de salida son iguales a los rieles de alimentación.

Este es un comportamiento ventajoso si, por ejemplo, necesita encadenar varios dispositivos CMOS. Sin una lógica completamente restaurada, entonces su señal digital disminuirá y disminuirá con cada compuerta hasta que la señal se corrompa (un 1 ya no es lo suficientemente alto como para representar un 1). Esta necesidad supera con creces el costo de espacio del transistor adicional.

Necesitas algo tanto para la fuente como para la corriente de sumidero. Las puertas de los transistores se parecen a los condensadores y deben cargarse y descargarse. Si no puede hundir la corriente, entonces la única forma en que el transistor se apagará es esperar a que la carga en la compuerta se escape, lo que podría llevar mucho tiempo. Es posible reemplazar un transistor con una resistencia, pero las resistencias ocupan una ENORME cantidad de área de silicio en lugar de transistores, y las características de la unidad de salida serán asimétricas. El consumo de energía estática también se hará dependiente del estado. El uso de otro transistor produce una unidad de salida simétrica y un bajo consumo de energía estática.

La lógica NMOS generalmente usa solo el transistor inferior, más un pull up de una resistencia o un transistor débil configurado como un pull-up siempre encendido. La lógica CMOS utiliza transistores en ambos lados, dimensionados para ser simétricos en la fuerza de la unidad. CMOS también regenera completamente el nivel lógico después de cada puerta.

Usted tiene razón, se puede hacer con un transistor. Lo que dibujó necesita una forma de bajar la salida a 0v cuando el transistor está apagado, una resistencia lo hará. La versión de dos transistores tiene la ventaja de que utiliza muy poca energía cuando la salida es alta o baja. La única versión de transistor que usted dibujó usará algo de potencia cuando la salida sea alta [corriente a través de la resistencia desplegable requerida]. Para reducir esta potencia, querría hacer de esta resistencia un valor alto [corriente más baja], pero luego la corriente disponible para descargar cargas capacitivas se reduciría, haciendo que el tiempo de transición de salida alta a baja sea más largo [más lento]. Si haces que la resistencia sea más pequeña, se vuelve más rápida pero usa más potencia. La versión de dos transistores soluciona esto al tener una potencia estática baja y tiempos tpdHL y tpdHL rápidos.