Cómo agregar una cantidad controlada de jitter a una señal

12

Background

Estoy desarrollando un reloj digital y un circuito de recuperación de datos y ahora estoy entrando en la fase de evaluación, centrándome en probar los límites del diseño y encontrar fortalezas y debilidades potenciales. Una métrica importante de este diseño en particular es la tolerancia a la fluctuación de fase en la señal de entrada asíncrona. Para evaluar esta métrica, tengo una configuración de prueba en mente como se muestra a continuación.

simular este circuito : esquema creado usando CircuitLab

Problema

Para garantizar que los resultados de las pruebas sean significativos, es conveniente que el jitter tenga estas características:

  • Aleatorio o pseudoaleatorio
  • distribución gaussiana
  • La desviación estándar del ruido está parametrizada y puede barrerse (JITTER CONTROL arriba)

Esto no parece ser algo fácil de lograr. ¿Hay una forma relativamente sencilla de inyectar una cantidad controlada de jitter en una configuración de prueba?

Lo que tengo hasta ahora

Lo he pensado e investigado y tengo dos formas posibles de implementar esto en hardware.

  1. Si el reloj de transmisión del circuito de prueba es significativamente más alto que el DUT, entonces la salida se puede muestrear en exceso. Luego, se pueden agregar o eliminar muestras adicionales de la salida para inyectar una cantidad discreta de jitter. Este jitter no será perfectamente gaussiano debido al ruido de cuantización. Pero si la tasa de sobremuestreo de los datos de transmisión del circuito de prueba es lo suficientemente alta, esta preocupación se puede mitigar.
  2. La configuración de prueba de Kubicek et al. (abajo) usa una transmisión óptica con un atenuador variable para lograr la efecto deseado. No es del todo obvio para mí por qué esto lograría lo anterior, pero un analizador de espectro debería poder determinar si funciona según lo previsto.

Entiendo que mi pregunta omite muchos detalles sobre el diseño y la configuración de la prueba. Esto es intencional ya que quiero mantener esto lo más conceptual y general posible. Quiero evitar que esto se convierta en una publicación específica del diseño a favor de crear una publicación de valor de referencia permanente.

    
pregunta travisbartley

3 respuestas

3

Una respuesta obvia es usar un generador de señal digital para agregar una cantidad controlada de ruido a la entrada de control de un VCO.

Tenga en cuenta que esta señal de ruido representará un error de frecuencia instantáneo, en lugar del error de fase que normalmente asocia con el jitter, así que integre / diferencie adecuadamente.

Usted muestra un circuito separado que agrega fluctuación a una señal limpia proveniente de un generador de prueba. El VCO podría ser parte de un PLL en ese circuito separado. El PLL mantendrá la frecuencia de salida de promedio igual que la frecuencia de entrada, pero tendrá un efecto mínimo en la fluctuación de fase agregada siempre que su bucle de realimentación tenga una ganancia mínima en la frecuencia de fluctuación de fase.

Si pretende generar más de una fracción de un intervalo unitario de fluctuación de fase pico a pico, necesitará un almacén elástico (FIFO) de algún tipo para contener los datos de prueba. Podría ser más fácil simplemente usar el reloj tenso para generar los datos en primer lugar.

    
respondido por el Dave Tweed
3
  

La configuración de prueba de Kubicek et al. utiliza una transmisión óptica con un atenuador variable para lograr el efecto deseado. No es del todo obvio para mí por qué esto lograría lo anterior.

Su pregunta implícita es, "¿qué está pasando en la Fig. 5 para crear fluctuaciones aleatorias controladas?".

Primero, comprenda que cada receptor óptico introduce ruido en la señal recibida. Este ruido se modela con bastante precisión como ruido de corriente aleatoria gaussiana. La etapa del amplificador de impedancia trans (TIA) del receptor convierte naturalmente el ruido actual en ruido de voltaje. La salida de fotodiodo / TIA es una señal analógica proporcional a la señal de entrada óptica, más el ruido adicional del que acabamos de hablar.

Lo que está oculto en el dibujo es un amplificador limitador para obtener niveles lógicos digitales de la salida TIA. Supongo que esto está ocurriendo en el búfer desplegable en el circuito tal como está. Cuando aplica un amplificador limitador a una entrada ruidosa, el ruido se convertirá en vibración, ya que existe una variación en el momento en que los flancos ascendentes y descendentes cruzan el umbral de decisión. Esta variación de temporización es de fluctuación y es proporcional al ruido en la entrada e inversamente proporcional a la pendiente de los bordes (dV / dt).

A medida que aumenta la atenuación óptica, reduce dV / dt, pero no reduce el ruido, por lo que aumenta la fluctuación de fase.

Acerca de la solución VCO

No es probable que la fuente de sincronización (según lo sugiera la respuesta de Dave) produzca ruido aleatorio gaussiano como lo solicitó en su pregunta. Ciertamente no es un ruido aleatorio que no esté correlacionado de un borde a otro (fluctuación aleatoria o "RJ") que parece ser lo que está buscando, y lo que obtendrá del circuito de Kubicek.

Este es un buen método para obtener el jitter sinusoidal (SJ) de barrido de frecuencia, que es otra especificación de la que debe preocuparse al caracterizar un CDR. De hecho, en mi experiencia, es mucho más común especificar CDR por su tolerancia para el jitter sinusoidal de una sola frecuencia que por su tolerancia al jitter aleatorio gaussiano no correlacionado.

    
respondido por el The Photon
2

Una cosa que puedes hacer es implementar una versión del circuito de retardo que se usa en las DLL. Esto es típicamente una cadena de inversor hambrienta actual. Debe degenerar el suministro de corriente desde los rieles hacia el dispositivo y el suministro de corriente fuera del dispositivo (para simetría de subida / caída) y tener un inversor de reconstrucción (sin la corriente de hambre) en la salida.

Esto también emularía la fuente más común de Jitter en las fuentes (colapso parcial del riel y la modulación en la salida a través del G_m de los transistores.

simular este circuito : esquema creado usando CircuitLab

Las fuentes de corriente controladas por voltaje pueden ser simplemente transistores PMOS y NMOS, pero en una placa tiene otras opciones. Puede cambiar el número de etapas para aumentar el control del voltaje de retardo.

Para contradecirme, también puede controlar el suministro superior siempre que mantenga el número de etapas de retardo en un número par (siendo los inversores, retrasarán alternativamente el ascenso y luego el borde descendente). Entonces debería tener dos inversores de reconstrucción en la salida.

simular este circuito

Sin embargo, hay una forma aún más sencilla, si solo quieres inyectar ruido en los bordes.

simular este circuito

    
respondido por el placeholder

Lea otras preguntas en las etiquetas