Hay una placa de evaluación para el FPGA Xilinx Zynq-7000 llamada Zedboard . Cuando mire la placa, notará un patrón muy interesante de condensadores de derivación. El diseñador tiene una nota técnica que explica por qué cree que esto es un una buena manera de hacer un bypass para una tabla como esta.
¿Existen fallas en el razonamiento detrás de este esquema de condensador de derivación?
Descargo de responsabilidad: no responderé mi propia pregunta, ya que me gustaría que otros expertos de esta comunidad aporten sus conocimientos a la mesa. Pero es posible que algún día haga una medición para encontrar más datos, y que pueda hacer un blog al respecto + agregarlo aquí.