pregunta de latón / flip-flop S-R

3

Primero quiero preguntar, ¿por qué se invierten S y R cuando se compara un pestillo S-R con una compuerta NAND y NOR? Simplemente me parece extraño que se estén invirtiendo.

En segundo lugar, ¿por qué es malo que ocurra un comportamiento de transición múltiple? ¿Simplemente desborda el circuito o algo así? Si S y R no obtienen 0-0 o 1 -1 al mismo tiempo (dependiendo de si es NOR o NAND), no debería haber un problema con el circuito (a menos que esté viendo esto mal)

Sin embargo, con el mismo tren, surge otro problema cuando se permite que el flip flop sea en cascada si las entradas S y R (una vez más, así es como lo entendí, podría estar completamente equivocado) no son estables antes y después del Estado de transición del reloj. ¿Por qué sería un problema? Todavía no puedo ver el problema aquí.

Otra pregunta que tengo es que, cuando hacemos una tabla de verdad completa, usamos la entrada Q (t). ¿Por qué usaríamos el estado actual en la tabla de verdad? ¿No es redundante poner el presente y el siguiente?

Por último, ¿es una tabla de excitación simplemente una simplificación de la tabla de verdad completa?

    

1 respuesta

1

La inversión de la entrada se debe a que las entradas NAND están activas (forzando la salida) cuando están bajas, y las entradas NOR están activas (forzando la salida) cuando están altas. El estado actual es necesario en la tabla de verdad, ya que el siguiente estado puede depender tanto del estado actual como de las entradas.

Si observa ambas salidas de un pestillo SR, un conjunto activo anulará el valor de salida de la puerta a la que está conectado el conjunto. Lo mismo se aplica para restablecer, por ejemplo. un reinicio activo anulará el valor de salida de la puerta a la que está conectado. Si coloca tanto el ajuste como el restablecimiento en la condición 'ilegal' donde ambos están activos, fuerce ambas salidas a "00" para un bloqueo NOR y a "11" para un cierre NAND.

Si ambas señales de entrada comienzan desde la condición 'ilegal' (tanto S como R activas), puede crear un circuito árbitro . Cuando una de las entradas ahora esté inactiva, el pestillo SR recordará qué entrada fue primero la inactiva, mientras la primera entrada permanezca inactiva. Eso puede ser útil, por ejemplo, para arbitrar entre varios circuitos que utilizan un bus en un diseño asíncrono.

Sin embargo, para el diseño digital y secuencial, el uso normal de SR-latch es recordar uno de los dos estados previos y volátiles (no tres como en el árbitro), por lo tanto, debe tener cuidado de no configurar tanto Establecer como Restablecer activo al mismo tiempo, como entonces su salida final será determinada por cuál de las entradas se desactiva primero. P.ej. si tanto Set como Reset se vuelven inactivos en el mismo borde del reloj, tienes muy poco control sobre en qué estado terminas.

Para transiciones casi simultáneas en Establecer y Restablecer (para las transiciones SR "10" = > "01", "01" = > "10", y "11" = > "00") puede ingrese un estado metaestable, donde por una duración la salida no es '0' ni '1'. Esto significa que no puede determinar cómo afectará a la (s) puerta (s) que conduce. Dado el tiempo suficiente, el estado metaestable se corregirá por sí solo debido al ruido, pero no sabe a qué valor. (En un árbitro, es posible que no le importe qué camino tomará, sin embargo, debe diseñar mantener un posible evento de metastabilidad lo suficientemente pequeño como para que no se produzca un "reconocimiento" de que se retrae. Esto puede no ser posible a menos que lo esté haciendo. un diseño personalizado completo, y puede ser difícil incluso entonces.).

    
respondido por el HKOB

Lea otras preguntas en las etiquetas