Mecanismo de mecanismo de limitación de velocidad de viraje en chip

Navega tus respuestas
3

En los antiguos diseños de comunicación de datos había un condensador para reducir el velocidad de giro de una línea de comunicación de datos. Pero en estos días hay un módulo de algunos. configuración de circuito llamada 'en el limitador de velocidad de giro del chip' que existe independiente de su longitud de cable o las características del cable. Como hace eso conductor de trabajo? ¿Cuál es el mecanismo detrás de eso?

Es que usan un microprocesador para calcular la función de transferencia dinámica del medio para que puedan cambiar entre los condensadores internos, es así como funciona?

    
pregunta Standard Sandun

1 respuesta

1

¿De qué chip estás hablando aquí exactamente?

No estoy seguro de cómo se implementa en todos los casos, pero dudo mucho que se haga algo con las funciones de transferencia. Supongo que utilizan algún tipo de configuración de controlador actual ajustable, posiblemente con varias etapas. Creo que una buena solución sería tener una etapa limitada de corriente ajustable seguida de un seguidor de voltaje, posiblemente también con corriente ajustable. Los FPGA de Xilinx permiten tres selecciones de velocidad de giro diferentes y varias selecciones de corriente de variador diferentes, por lo que parece que pueden estar usando algo en este sentido. Para otros chips, no estoy realmente seguro de cómo sería la implementación.

    
respondido por el alex.forencich

Lea otras preguntas en las etiquetas

¿Cómo elegir el condensador adecuado para el dispositivo con picos de corriente significativos? ¿Cómo seleccionar las resistencias de compuerta y fuente de compuerta y N-MOSFET para controlar una carga de 5 V desde la entrada de 3.3 V?