Estoy diseñando un \ $ \ Sigma \ Delta \ $ . La mayoría de las especificaciones de alto nivel ya están establecidas:
- orden = 2
- cuantificador de 1 bit
- OSR = 256 (o 512 si es necesario)
- banda de señal: 100 / 200Hz
Esperamos una salida de 16 bits, es decir, aproximadamente 100dB SNR.
Ya he realizado algunas simulaciones preliminares con un modulador ideal, integradores e interruptores ideales (que es un circuito de tapa conmutada), etc.
Estamos particularmente preocupados por el DC y los tonos límite. Como tal vez sepas, cuando un modulador \ $ \ Sigma \ Delta \ $ recibe una señal de CC, produce una forma de onda periódica y, para algunas entradas, el período puede caer en la banda de señal, destruyendo la SNR en torno a su frecuencia. Desafortunadamente, este problema parece ser ignorado por la mayoría de los documentos que he encontrado y espero recibir algunas aportaciones agradables de usted.
Sabemos que podemos usar el dithering para eliminar los ciclos límite, pero me encantaría usarlo solo si es necesario y también me gustaría tener alguna prueba simulada (o calculada o lo que sea) de su efectividad antes de que esto funcione. .
La pregunta entonces es: ¿existe alguna técnica estándar para analizar la solidez de un modulador con respecto a los ciclos límite, y cómo puedo obtener algunos resultados cuantitativos al respecto?
nota : nos preocupa el DC porque el convertidor se usará con sensores de flujo, su salida es "similar a una escalera" con pasos muy largos, es decir, permanece estable durante bastante tiempo, Da un pequeño paso, y así sucesivamente.