Sigma Delta ADC para señales de "cuasi DC"

3

Estoy diseñando un \ $ \ Sigma \ Delta \ $ . La mayoría de las especificaciones de alto nivel ya están establecidas:

  • orden = 2
  • cuantificador de 1 bit
  • OSR = 256 (o 512 si es necesario)
  • banda de señal: 100 / 200Hz

Esperamos una salida de 16 bits, es decir, aproximadamente 100dB SNR.

Ya he realizado algunas simulaciones preliminares con un modulador ideal, integradores e interruptores ideales (que es un circuito de tapa conmutada), etc.

Estamos particularmente preocupados por el DC y los tonos límite. Como tal vez sepas, cuando un modulador \ $ \ Sigma \ Delta \ $ recibe una señal de CC, produce una forma de onda periódica y, para algunas entradas, el período puede caer en la banda de señal, destruyendo la SNR en torno a su frecuencia. Desafortunadamente, este problema parece ser ignorado por la mayoría de los documentos que he encontrado y espero recibir algunas aportaciones agradables de usted.

Sabemos que podemos usar el dithering para eliminar los ciclos límite, pero me encantaría usarlo solo si es necesario y también me gustaría tener alguna prueba simulada (o calculada o lo que sea) de su efectividad antes de que esto funcione. .

La pregunta entonces es: ¿existe alguna técnica estándar para analizar la solidez de un modulador con respecto a los ciclos límite, y cómo puedo obtener algunos resultados cuantitativos al respecto?

nota : nos preocupa el DC porque el convertidor se usará con sensores de flujo, su salida es "similar a una escalera" con pasos muy largos, es decir, permanece estable durante bastante tiempo, Da un pequeño paso, y así sucesivamente.

    
pregunta Vladimir Cravero

1 respuesta

1

Las entradas de CC a los moduladores sigma-delta producen naturalmente tonos inactivos porque la entrada de CC equivalente no se puede resolver en un patrón estándar de +1, -1.

Por ejemplo, un sigma-delta de segundo orden con un cuantificador de 1 bit (+ 1, -1 es decir, \ $ \ Delta \ $ = 2) con una entrada de CD de \ $ \ dfrac {1} {256} \ $ shows la secuencia de salida se repite cada 1024 ciclos.

Empíricamente, se ha encontrado que los tonos de inactividad para un sigma-delta de segundo orden ocurren en las siguientes frecuencias (donde \ $ | A_ {dc} | \ $ es la magnitud del nivel de entrada de CC): $$ f_0 = \ dfrac {nf_s | A_ {dc} |} {2 \ Delta} $$

Además de los tonos para las entradas de CC; Los moduladores de tercer orden y superiores pueden producir tonos de inactividad que parecen ocurrir al azar, incluso para entradas dinámicas.

Mi experiencia en el trabajo con sigma-deltas es que la generación de tonos inactivos / LC se trata ampliamente en la literatura. Para un tratamiento autorizado de LC y dithering, y muchas referencias o referencias (86 referencias relevantes), vale la pena leer "Errores de cuantificación y dithering en ΔΣ Moduladores", S. Norsworthy; Ch3 de Convertidores de datos Delta-Sigma: teoría, diseño y simulación

También debo agregar que discutir esto hace muchos años con un diseñador muy experimentado (Bob Adams), el único método confiable para determinar los problemas de LC / tono inactivo (sin construirlo realmente), es simular; asegurándose de incluir todas las no linealidades, esp. en los amplificadores operacionales y ejecutar el sim durante el tiempo que sea posible para su hardware de simulación.

    
respondido por el akellyirl

Lea otras preguntas en las etiquetas